全文获取类型
收费全文 | 139篇 |
免费 | 7篇 |
国内免费 | 3篇 |
专业分类
系统科学 | 12篇 |
丛书文集 | 6篇 |
现状及发展 | 1篇 |
综合类 | 130篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 2篇 |
2020年 | 3篇 |
2019年 | 4篇 |
2018年 | 1篇 |
2016年 | 3篇 |
2015年 | 3篇 |
2014年 | 7篇 |
2013年 | 7篇 |
2012年 | 10篇 |
2011年 | 12篇 |
2010年 | 8篇 |
2009年 | 11篇 |
2008年 | 10篇 |
2007年 | 6篇 |
2006年 | 18篇 |
2005年 | 11篇 |
2004年 | 12篇 |
2003年 | 3篇 |
2002年 | 3篇 |
2001年 | 4篇 |
2000年 | 3篇 |
1999年 | 1篇 |
1998年 | 3篇 |
1996年 | 1篇 |
1995年 | 1篇 |
排序方式: 共有149条查询结果,搜索用时 31 毫秒
41.
基于Σ-Δ和虚拟仪器技术的微弱信号高精度检测 总被引:1,自引:0,他引:1
简述了精确紫外辐射定标中微弱信号检测系统的设计,介绍了影响系统稳定性的因素及其解决方法,着重讨论了微弱信号检测系统中硬件的实现.采用Σ-Δ技术和虚拟仪器技术[1],为解决紫外辐射定标中微弱信号的检测提供了一种有效的方法. 相似文献
42.
一种高速ADC静态参数的内建自测试结构 总被引:1,自引:0,他引:1
针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数.该方法利用三角波信号作为测试激励,采用码密度直方图分析方法快速计算ADC的各静态参数.根据改进测试算法所构造的BIST结构实现了芯片内只有ADC电路的可测性设计,而不需要用到片内集成DSP.内嵌的信号发生器能自动生成高频连续三角波测试信号,适合高速ADC的测试.该BIST结构硬件开销小,易于片上集成,仿真试验表明了该结构的有效性. 相似文献
43.
设计了10位40MSPS的ADC片内面积小、高精度的基准电压源,采用带隙电压源为基本结构,重点设计了一种新型的高增益、宽输入范围的CMOS运算放大器,以提高基准电压源精度;并设计出两组基准电压RET与REB,及其差值为ADC的基准比较电压,以进一步减小绝对误差.采用Chart0.35μmCMOS工艺参数进行了Hspice仿真,所设计的运算放大器增益为88dB,基准电压源的随电源电压变化的偏差小于5mV,温度系数小于10-4/℃.经流片测试所设计的基准电压源能很好地满足ADC的要求. 相似文献
44.
根据实际应用经验,介绍了一种高精度、具有片内标定的电路,从而消除了芯片本身的零点误差和增益误差。对可在称重控制仪表中应用的可系统标定的20位A/D转换芯片AD7703的特点、指标以及与PLM96的接口电路作了说明,并讨论了它的标定方法,给出了系统标定和输出数值读取模块的程序框图,有效地解决了称重系统的零点问题。 相似文献
45.
46.
中频采样系统中Dither电路的设计 总被引:1,自引:0,他引:1
Zhan Yongwei 《科技信息》2008,(18)
Dither技术可减小ADC量化误差、相关采样及DNL引入的谐波失真,从而提高ADC的无杂散动态范围。本文设计了一种基于VCO的窄带大幅度Dither的发生电路,可广泛用于各种数字中频采样系统。通过在频谱分析仪中频采样系统的验证,本文所采用的方法可以有效地提高频谱分析仪的动态范围。 相似文献
47.
将FPGA与模数转换器TLV571相结合设计了数字电压表.用VHDL语言编程实现了模拟电压的测量、模数转换、计算与读取,用状态机完成了FPGA对TLV571的控制.将数字电压、模拟电压的BCD码与ROM地址、数据一一对应,用查找表的方式从相应的ROM地址中取出高4位和低4位BCD码,对二者进行BCD码加法运算即可获得模拟电压值.通过实验平台测试验证了数字电压表设计的正确性. 相似文献
48.
为红外焦平面阵列读出电路设计了一个列并行的混合型模数转换器, 转换过程分为两级: 增量型转换器和循环型转换器, 兼顾精度和转换速度的要求。电路在0.35 μm XFAB工艺下设计, 模拟电源为5 V, 数字电源为3.3 V。此转换器可以转换0~3.2 V的电压, 输出数字信号为14 bit, 时钟频率5 MHz时转换周期为27.6 μs。 相似文献
49.
针对某型制导炮弹发射与飞行过程中部分参数存在脉宽极窄的现象,弹载测试系统对采样率要求更高,而选用高采样率的模数转化器(ADC)存在设计成本高且难以满足实际所需的通道数量、采样率及采样精度等综合问题。基于低成本、小型化、可靠性高的原则,课题组提出了一种基于多ADC菊花链式设计的方法,解决了单ADC采样率局限的难题,高速数据流经过FPGA乒乓操作处理以减小缓存空间及速度的压力,实现了总体采样率成倍提高,设计了一种采样率高、采集精度高、通道多、体积小、成本低的弹载测试系统。该系统能够广泛适用于弹体空间狭小的环境,在不影响弹体自身装药量与打击效果的前提下,可靠地完成弹载试验测试任务。通过试验充分验证了该系统的功能有效性及测试准确性,具有一定的工程应用价值。 相似文献
50.
设计了一种适用于10位100MHz的流水线模数转换器的采样保持电路.利用SMIC0.13μmCMOS工艺,设计了一个直流增益为87.6dB的全差分自举增益放大器,其功耗仅7.2mW,且达到0.05%精度的响应时间小于4ns.在采样时钟频率为100MHz,输入信号频率为10MHz时,该采样保持电路的无杂散动态范围(SFDR)为80.7dB. 相似文献