微机控制的巨型石英钟设计

给出了种利用单片机微机８０３１和集成实时时钟芯片ＭＣ１４６８１８控制的巨型石英钟的电路结构图以及部分程序流图。     

基于线性调频信号的ADC时钟抖动误差分析

模数转换器的时钟抖动引起输出信号的误差,该误差会影响后继的数字信号处理.分析了输入为线性调频信号时,模数转换器中由时钟抖动引起的误差.在给出误差平均功率表达式的基础上,推导出信噪比的近似计算公式.并利用该计算公式,对影响信噪比的各种因素依次进行讨论,其中信号带宽和时钟抖动参数的增大都会降低输出信噪比,而信号时宽和采样频率的变化对信噪比影响非常小.仿真结果验证了信噪比计算公式的正确性.     

基于非均等排序集抽样的符号检验

为检验未知总体的中位数,提出基于非均等排序集抽样的符号检验.通过比较符号检验的Pitman效率,表明非均等排序集抽样效率高于排序集抽样和简单随机抽样. 考虑到非均等排序集样本独立但不同分布,提出与秩次有关的加权符号检验,具体给出使检验效率达到最大的权数,并证明出最优权数具有适应任意分布性. Pitman相对效率的计算结果表明,非均等排序集抽样下最优加权符号检验优于排序集抽样下最优加权符号检验. 最后,对阔叶松树的一组真实数据进行了实际应用.      

基于子空间追踪的稀疏信号重构算法

信号重构算法是压缩感知理论中的重要环节,其优劣影响压缩感知的重构效果.基于子空间追踪算法,对经稀疏表示和测量矩阵压缩后的信号进行重构验证,理论分析和实验结果表明,子空间追踪算法能使信号在较高压缩比下保持良好的重构效果.     

数字信道化器中高阶精确重构滤波器组设计方法与量化分析

数字信道化技术广泛应用于新一代卫星通信系统的星上处理平台中,而精确重构滤波器组的设计是其中的关键技术。针对现有滤波器设计方法通道数较低,难以满足高分辨率数字信道化器需求的问题,提出了一种基于频率取样法和最小均方误差逼近的高阶精确重构原型滤波器的设计方法。该方法首先利用频率取样法求解一个近似精确重构原型滤波器;然后在最小均方误差准则下,用一个由两通道无损网格建模的滤波器对该近似精确重构原型滤波器进行最优拟合。数值实验表明,与Parks-Mc Clellan(PM)算法相比,该方法能设计得到更高通道数的滤波器组;并且原理简单,设计复杂度很低。滤波器性能的量化分析结果表明,综合考虑多相分量长度与量化位宽的设计思想,能够平衡实现复杂度与性能指标,对于实际系统具有重要的参考价值。     

基于相关法的差分式科氏流量计幅值检测算法

为提高差分式科氏流量计幅值检测的精度,提出了基于相关法的幅值检测算法。首先构造两路与采样信号同频的参考信号,然后分别与采样信号进行互相关得到互相关信号,估计出采样信号的初相位,最后检测出采样信号的幅值。理论分析表明:该方法不受信号非整周期采样的影响。仿真实验结果表明:该方法提高了检测精度,在信噪比45d B时,测量相对误差低于0.25%。     

波动率风险溢价——基于VIX的实证

波动率风险溢价是金融学文献关注的核心问题之一. 基于非仿射GARCH扩散模型,推导相应的VIX公式,继而采用S&P500与VIX 指数联合数据,给出模型客观与风险中性参数基于有效重要性抽样（EIS）的联合极大似然（ML）估计. 进一步利用粒子滤波 方法给出隐波动率的估计,推断VIX隐含的波动率风险溢价. 蒙特卡罗模拟实验表明,提出的估计方法是有效的. 采用实 际数据进行的实证研究表明,波动率风险被定价,且波动率风险溢价为负,隐含市场投资者整体表现为风险厌恶.     

基于VXI总线的光接口板测试系统的研制

介绍了一个基于ＶＸＩ总线的通信产品自动测试系统。其主要设计目标是完成Ｃ＆Ｃ０８数字程控交换系统光接口板的误码特性和时钟性能测试。     

基于低帧频CCD的快速反射镜系统控制(英文)

低频采样和延迟对光电成像跟踪系统会带来严重的相位滞后,极大地限制了系统闭环带宽和跟踪精度的提高.零极点对消法虽可以抑制对象谐振而扩大系统带宽,但必须依赖精确的数学模型和较高的采样频率.分析了复数零点PID控制器在低频采样的FSM控制系统中的应用,可以获得较好的闭环性能而且可以避免零极点对消法无法单独应用于低频采样的跟踪系统的问题.采用200 Hz帧频的CCD对此方法进行了实验验证,实验结果证明满足设计要求.     

面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能，以及解决收发端时钟基准偏差导致误码率高的问题，设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术，降低了CDR芯片的功耗；通过在CDR积分通路中引入零点补偿电阻，提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电，后端仿真结果表明：当CDR电路工作在28 Gbps时，功耗是2.18 pJ/bit，能容忍的固定频差是5 000 ppm，恢复时钟的抖动峰峰值是5.6 ps，抖动容限达到了设计指标，且满足CIE-25/28G协议规范。