数字锁相环与滤波技术在PWM整流器中的应用

三相电压型SVPWM整流器可采用基于MATLAB和FPGA的VHS-ADC高速数字信号处理平台建模,但建模时,三相静止坐标系到两相同步旋转坐标系的Park变换和两相旋转坐标系到两相静止坐标系的变换初相位不定,使变换不能顺利实现,另外,电网电压、电流采集时存在噪声,影响了系统稳定性。在常规的三相电压型SVPWM整流器模型基础上,增加数字锁相环以跟踪电网电压的相位和频率,增加FIR数字滤波器对信号进行处理,减少干扰。在VHS-ADC平台上设计了电压外环PI环节、电流内环PI环节和坐标变换模型。通过小功率实验,三相电压型SVPWM控制系统运行稳定,验证了数字锁相环和FIR数字滤波器应用于三相电压型SVPWM整流器的可行性。     

锁相技术在三相交流调压电源装置中的应用

采用锁相环技术,通过鉴相,实现脉冲同步。给定信号和反馈信号经过PID调节,送C8051F360单片机的ADC单元,经过程序处理产生同步移相脉冲输出,送由复杂可编程逻辑器件EPM7032完成脉冲成型及放大,由触发器电路输出控制三相可控硅桥路实现交流调压。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

Flash在锁相与频率合成教学中的应用

结合Hash交互性强、形象生动的特点,以锁相环路非线性性能分析为例,介绍了Hash在锁相与频率合成教学中的应用。在实验中进一步体现了多媒体在学科教学中的特点和作用,实现了多媒体技术和传统教学的结合,软件达到提高课程教学质量及学习效率的效果,扩展了教学的深度和广度,实际授课效果良好。     

一种核四极共振谱仪的制作和实验方法

本谱仪具有积木式结构,采用超再生振荡检波、销相放大电路,以及场效应管和集成器件.它可用于探测氯化物样品中(35)~Cl和(37)~Cl谱线,已在高年级的实验课中使用两年.由于目前国内还没有这种商商品仪器,这类实验也尚未普及,故本文着意于学生的培养和训练,主要阐述仪器的制作和实验方法.     

柴油发电机组的快速锁相型自动准同期控制

为提高国产ＳＣＲ电驱动石油钻机的操作自动化水平，首次提出了一种新型的柴油发电机组自动准同期控制方案——快速锁相型自动准同期控制方案。文中指出，实现该方案的关键是研究一种适用于进行相位差反馈控制的同步相角检测器，并提出了这种同步相角检测器的原理。动态模拟实验和现场使用均表明该自动准同期控制方案是完全可行的     

单相无锁相环单次谐波电流检测方法

谐波电流检测是有源电力滤波器的重要环节,提出了一种单相无锁相环的单次谐波检测方法.分析了检测方法中由低通滤波器引起的检测误差,应用滑动均值滤波器提高了检测精度和响应速度,在单相系统中检测单次谐波电流并将其分解.理论分析和仿真结果表明:该方法具有良好的可靠性和优越性.     

用于射频泄漏抑制的相位共轭电路设计

针对方向回溯天线中射频泄漏对相位共轭性能及波束指向性能影响的问题,提出了基于平衡结构的二次混频相位共轭结构,实现射频泄漏抑制。分析了传统相位共轭(phase-conjugating,PON)阵列中射频-中频(radio frequency-intermediate frequency,RF-IF)隔离度对相位共轭性能影响;并针对传统PON阵列射频泄漏抑制较差的问题,设计了基于平衡结构的阻性场效应管(field effect transistor,FET)混频电路来提高射频泄漏抑制指标和相位共轭性能;进一步设计了平衡型的二次混频相位共轭结构,利用跟踪锁相环和同相正交(in-phase/quadrature,IQ)调制结构促进RF-IF隔离。仿真结果表明,本文设计的平衡型二次混频相位共轭电路射频泄漏的抑制高于40 dB,且具有在射频输入功率低至-80 d Bm时,保持约4 dBm的稳定共轭信号输出。     

锁相调频环路性能分析

详细分析了三种锁相调频方式的环路响应及环路稳定性。分析表明，在三种调频方式下，环路对输入相位谱均呈低通特性，而对调制信号在不同方式下有不同响应特性。     

一种基于FPGA的数字锁相环测速实现方法

通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在FPGA中利用Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中,可逆计数器模值的能修改特性,来控制DPLL的跟踪补偿和锁定时间,DPLL的中心频率以及消除"纹波"的方法.