绘图基础程序VEC

本文介绍了VEC的功能、修改图形的操作以及重置内存指针的二种方案。通过使用指针法,数型数据和字符串都可以被从前一程序传递给后一程序,内存可以被充分地使用。就苹果型的微机绘图程序来说,指针法比CHAIN命令更为优越。     

对称三值逻辑的实现

本文从对称三值逻辑最小项的性质出发,讨论了对称三值逻辑与二值逻辑的内在联系,从而使对称三值逻辑函数可用PLA技术实现。文中给出了三值优先编码器和三一十编码译码电路作为示例。文中还给出了对称三值CMOS存贮器ROM和RAM的逻辑系统图。     

一种宽频任意波形发生器的实现研究

本文提出了一种采用双端口ＲＡＭ实现宽频带任意波形发生器的设计方法，克服了计算机数据传输速度对采样频率上限的限制．文中还讨论了任意波形发生器的硬件结构设计和波形的软件实现．实验结果表明本文提出的方法是可行的、有较高的应用价值．     

浅析单片机中存储器的访问形式

本文以分析Mcs-51单片机存储器结构为主线,着重介绍了Mcs-51单片机存储器的组成结构,并在此基础上,分析了Mcs-51单片机存储器的访问形式,以及相应的寻址方式,使读者对Mcs-51单片机存储器的访问有一个总体的了解。     

基于共享RAM的计算机与多单片机通信接口的实现

设计了计算机与多台MCS-51单片机通信接口电路．主计算机与各组主单片机之间、各组辅助单片机与各分单片机之间均采用RS-485接口实现远距离串行通信：各组主单片机与辅助单片机采用普通的SRAM作为共享RAM，通过仲裁电路、握手信号抢占共享RAM实现并行通信．此设计方案充分利用了系统资源，有效地实现了主计算机与多台MCS-51单片杌之间的远距离数据采集与管理．适用于智能小区的抄表系统等需要主计算机与多台单片机组成的测控系统中．     

65nm FPGA中基于位宽选择的高速Block RAM设计

针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS工艺技术,可以实现1bit×16k,2bits×8k,4bits×4k不带校验位和9bits×2k,18bits×1k,36bits×512带有校验位的6种位宽选择模式,3种写入模式的双端口独立工作.文中针对位宽配置选择功能提出了一种单元可重复的电路结构,同时采用模拟位线延迟反馈机制实现了Block RAM较高的工作频率.流片测试的结果表明Block RAM可以实现真正的双端口独立工作,其6种位宽模式和3种写入模式功能正确,开关参数延迟可以达到2.25ns,与Xilinx同等功能、规模的芯片Virtex-4中内嵌Block RAM相比,性能接近.     

可编程时间控制器的设计

本文采用小规模数字集成电路和存储器ＲＡＭ２１１４组成可实现２４小时制,控制时间可以任意设定,控制精度为一分钟的可编程时间控制器,该控制器具有廉价,可靠性高,实用性广泛等优点。     

串行铁电存储器FM25256应用技术

串行铁电存储器是用先进的铁电技术制造的非易失性存储器,最大能以15MHZ的总线速度读写数据,可承受一万亿次的读写次数,并能在掉电后将数据保存10年。以上特性使其在读写速度要求非常高的系统中得到广泛应用。本文以RAMTRON公司的FM25256串行铁电存储芯片和ATMEL公司的AT90CAN128单片机为例介绍了串行铁电存储器与AVR单片机通过SPI总线接口实现数据存储的应用技术。最后给出在实际应用中得出的结论。     

DSP间高速数据传输的设计与实现

介绍了双口RAM的结构原理、仲裁逻辑控制及相应的使用特点;提出了在多通道高速数据采集与处理系统中,在DSP与FPGA之间采用双口RAM实现高速、实时、可靠的数据传输的一种方法;并以IDT70V24为例,详细说明了双口RAM在由DSP处理器和FPGA构成的多机系统中的具体应用。     

IRIG-B码时统终端设计

针对测控系统中的时统终端,论述了1种IRIG-B格式时间码交流码(AC)的数字解调技术,提出了用新方法来增强IRIG-B码解调的适应能力.