基于DSP技术的ITU-V.32Modem

介绍了基于 DSP技术的 ITU- V.32 Modem的调制解调原理 ,并就卷积编码和 Viterbi译码法及其实现的关键技术进行了讨论     

科技期刊数字用法常见编校问题

指出科技期刊中有关数字用法的常见编校问题 ,意在促进科技期刊的标准化与规范化。     

手写数字识别中组合式神经网络的构建方法

将聚类技术和遗传算法相结合, 提出一种基于相似度传播算法和遗传算法的神经网络集成方法应用于手写数字识别问题. 先分别利用主成分分析和Fisher线性判别分析对数据集进行特征提取, 得到两类特征数据集, 再利用Bagging方法分别为这两类特征数据集训练简单的BP神经网络, 然后采用相似度传播算法对这些BP神经网络进行聚类, 找到作为类簇中心的网络(中心网络), 最后利用遗传算法对所有中心网络的权值进行训练, 将中心网络进行加权线性集成作为最终分类器. 在标准手写数字数据集MNIST上进行测试的实验结果表明, 该方法的识别率优于单个神经网络的识别率, 并兼顾了分类效率.     

相控阵雷达波控系统移相器位数的选取

使用微分求导法,得出相控阵雷达波束跃度,并通过其与相控阵雷达移相器的阵内移相量和半功率点波束宽度之间的关系,提出了一种移相器位数选取的标准,通过取不同的移相器位数对相控阵雷达波束覆盖程度的影响和仿真其雷达波束扫描方向图进行比较,验证了其合理性和适用性。     

数电实验常用芯片检测指示仪简析

数字芯片特别是74系列逻辑芯片在学生实验中更是至关重要,实验中要保证实验的效果,必须要求所用的芯片逻辑功能完整,但如果对所用芯片的各个管脚进行逐一测试,就显得十分繁琐。另外,在数字电路的维护和维修中也经常要对芯片的好坏进行检测。针对上述需要,设计了以89C52单片机为控制核心并针对74系列逻辑芯片将传统检测算法进行优化后的简单可行的芯片检测指示仪。     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

多梭箱织机梭子调配次序的数字表示法

设计的多梭箱织机梭子调配次序的数字表示法与梭子调配图相比，占篇幅较小，尤其适合表示梭子调配循环数较大的梭子调配次序，对目前教材及有关资料有一定的补充和完善作用     

关于近似数之数字特征的结构分析

给出了表示数字的概念，明确了近似数与实数的区别；建立了近似数的实值结构与表示结构，为深入揭示有效数字与可靠数字的结构及关系奠定了基础。     

关于机器数的几点注记

机器数概念的提出是计算机进行数值运算的前提和基础。本文对机器数的概念、为什么要引入机器数、机器数的算术运算、机器数运算中的溢出等问题进行了较为系统、深入的分析研究，同时亦指正了对机器数相关问题上所存在的认识上的偏误。     

印刷体数字识别系统的 FPGA 实现

为提高处理速度,构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)的印刷体数字识别系统.该系统采用基于投影特征的字符分割和基于统计特征的字符识别原理,在Nexys-3硬件平台上完成了OV7670摄像头数据采集、图像预处理、字符分割与识别和结果显示的功能.在设计中,采取仅存储二值化图像的方法来降低系统对存储资源的需求,并使用乒乓操作进行存储从而达到实时处理的目的.为更合理地使用FPGA器件的内部资源,调用了片内数字时钟管理单元(digital clock manager,DCM)、乘法器、双端口RAM以及先入先出队列(first input first output,FIFO)等IP核(intellectual property core).最后在Modelsim中进行时序仿真,验证各个子模块的功能,并将各模块集成在开发板上进行硬件实现.通过对实验结果分析可知,该系统使用了较少的逻辑资源,在摄像头的帧速率为30 f/s的情况下,可以成功实时识别印刷体数字并将识别结果输出.