闭锁式纵联距离保护在110kV~220送电线路中的的设计

在常用继电保护类型和方式的基础上,本文综合采用相间闭锁式距离纵联保护的设计方案,并经过整定计算和设备选择,进一步完善了继电保护方案。用于110KV~220 KV变电所,不仅能满足双侧电源的供电模式,还消除了单纯使用距离保护所带来的15%～20%死区,同时可以降低系统的绝缘要求,方式灵活且可靠性高。     

呼兰地区登娄库组层序界面识别与地层格架研究

应用陆相湖盆层序地层学的理论和方法,综合利用地震、测井、岩芯等资料,对松辽盆地北部呼兰对青山地区白垩系登娄库组层序界面、层序内的最大湖泛面和首次湖泛面进行识别。建立了登娄库组层序地层格架。划分为3个体系域,其识别标志为地震、露头、测井等资料上的特征。层序的体系域为LST、TST、HST。在此基础上,研究了登娄库组层序形成的主要控制因素,即构造隆升活动、湖平面升降和物源供应。     

FMT系统中信道估计的分析与仿真

根据FMT系统的特点,研究了在FMT系统中进行信道估计的方法．在此基础上,改进了基于扩频序列的信道估计方法．理论分析和计算机仿真结果均表明,在时域中对FMT系统进行信道估计简单有效,并且基于扩频序列估计的性能优于LS估计,改进后的估计方法进一步提高了性能。     

基于FFT的直扩系统中窄带干扰抑制技术研究与实现

针对直接序列扩频系统中窄带干扰问题,介绍了基于FFT的干扰抑制算法.根据直接序列扩频信号与窄带干扰信号在频域能量分布不同这一特性,利用快速傅立叶变换实现窄带干扰信号的实时检测和抑制.采用VHDL硬件描述语言对算法进行基于FPGA实现的可综合的描述.最后在硬件测试平台上进行性能测试,结果表明设计能有效抑制直接序列扩频系统中的窄带干扰.     

扩频通信中多个宽带Chirp干扰的识别与抑制

根据宽带Chirp干扰信号在与其调频斜率一致的分数阶傅里叶变换域呈现冲激函数特征,对接收的信号进行连续阶数的分数阶傅里叶变换,在适当的阈值下搜索并剔除其局部极大值后再进行反变换,从而对直接序列扩频通信系统中多个宽带Chirp干扰逐一识别和剔除,该方法计算量适中,且对干扰的强弱有较大的适应范围,仿真实验结果证明了这种方法的有效性。     

母弹斜尾翼对子弹散布影响的计算与试验研究

母弹转速对子弹散布是一个不利的影响,为了减小这种不利影响,设计了斜置尾翼。在保证母弹飞行稳定性的前提条件下选择了最小的尾翼安装角,使飞行时尾翼产生的滚转力矩最小,从而飞行时母弹的平衡转速降至最低,将母弹转速对子弹抛撒的不利影响降到最低。同时还为子弹的抛撒设计了时序性。试验表明,在该斜置尾翼安装角及1.5 s的时序性下,子弹的散布情况良好,子弹散布的可控性得到了提高,能很好的满足子弹群的杀伤效能,有一定的实际应用价值。     

二连盆地巴彦乌拉矿床辫状河砂体赋矿规律

以河流沉积学、高分辨率层序地层学和水成铀矿理论为指导,充分利用钻孔岩心和测井资料,对巴彦乌拉矿床下白垩统赛汉组上段（K1s2）辫状河相铀储层进行了沉积微相精细研究,深入分析了受基准面旋回控制的辫状河砂体在垂向上和横向上的分布规律与成因特征,总结了巴彦乌拉矿床辫状河砂体的赋矿规律,并建立了心滩坝砂体赋矿模式.研究认为该矿床的矿体主要赋存于低可容纳空间下形成的具有一定规模的心滩坝砂体内部,以及辫状河道与心滩坝交汇处,可为该矿床外围找矿,以及相似古河谷型铀矿找矿提供借鉴意义.     

UML 顺序图的一种形式化描述方法

统一建模语言UML是一种通用的图形化建模语言,在面向对象系统的分析和设计中,它已成为了事实上的工业标准。但UML不是形式化的建模语言,缺乏精确的、形式化的语义,因此阻碍了它的进一步发展。线性时序逻辑是并发或反应式程序动态语义的一种形式化描述语言,它适合用来精确地表示模型的动态语义。本文定义了顺序图的形式化语法,采用线性时序逻辑给出了顺序图的语义描述,并通过实例分析,对模型的某条性质进行了证明,为模型做进一步分析和验证提供了基础。     

基于优化资源流约束的模具多项目反应调度算法

针对模具多项目执行过程中由于任务拖期而导致的调度计划变更,提出了一种基于优化的资源流约束的反应调度算法. 首先利用基于优先规则的微粒群算法构建一个项目加权工期之和最小的初始调度计划,采用启发式算法建立并优化初始调度计划的资源流网络,并将关键链技术与资源流网络相结合,对初始调度计划进行合理的时间缓冲设置. 然后建立了以调度计划扰动费用最小为优化目标的反应调度模型,并用基于优先规则的微粒群算法进行求解. 最后,通过仿真计算分析了算法的可行性与可靠性,结果表明该反应调度算法在模具多项目动态调度中具有一定的应用价值.     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。