高性能2．5Gbps PCI Express并串转换电路的设计

并串转换电路作为PCI Express物理层（PHY）发送端的重要模块之一，将来自PCS（Physical coding sublayer）子层的10bit并行数据转换成1bit串行数据．该文提出并实现了一种高性能并串转换电路，采用0．18μm工艺版图实现，反标寄生参数后使用spice进行仿真，仿真结果证明该电路可在1．0GHz～1．5GHz稳定工作，其最高数据传输速度达到3Gbps，完全达到了预期效果．     

用ISP器件实现数字钟的一种设计

利用ISP Synario System软件，对一片Lattice ispLSI1016器件进行了开发，设计了具有校时、清零功能的数字钟。     

基于高频振动信号分析的稠油出砂量监测方法

针对海上稠油开发中的适度出砂监测问题,设计一种能够持续有效监测油井出砂的监测系统,并进行室内试验。利用专门设计的一次仪表对砂粒撞击产生的高频振动信号进行监测,在实验室条件下,进行不同出砂量条件下的黏度为130 mPa.s的原油出砂监测效果试验。采用编写的信号分析程序对监测的出砂信号进行时域、频域特征分析。结果表明,该系统能有效监测油流中含砂量的变化,随着含砂量的增加,出砂振动信号的方差值、均方根值、功率谱幅值等信号特征值均增大,且基本呈线性变化,试验结果验证了监测系统的可行性。     

基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

时序逻辑电路的次态卡诺图综合设计法

时序逻辑电路的次态卡诺图综合设计法，是将有关信号的下降沿或上升沿用箭头在次态卡诺图中标示出来，并根据简要填出各约束的次态取值，从而将时钟信号的选取和自启动的检验合并在次态卡诺图中进行的１种新的设计方法。     

异步电路的低功耗状态机AFSM的设计与实现

基于CMOS低功耗门控技术,设计了一种应用于ASIC中的异步状态机(AFSM).关键是将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的.将该思想应用于VLSI设计实例,证明了采用这种异步状态机设计能够有效节省片上系统(SoC)的功耗最高达25%以上,并且不会过多地增加芯片面积.     

电冰箱运转率测试的新方法

电冰箱运转率的测试是比较麻烦的工作，常规的方法各有缺点．电流感应法其系统简易，性能稳定可靠，可以长时间自动测试，测试结果数据准确，处理简便，具有实用意义     

以电波钟为基准的时间控制器

采用无线控制授时技术（RCT），解决了大部分时间控制器的时间控制不精确，误差累积严重的问题，且成本低，电路简单。     

被动式时间同步算法的研究与软件编制

网络中的各个节点的时钟是否同步到一定的精度是决定着许多其它的应用能否顺利进行的关键一环，在不同的网络中，我们采用不同的同步算法以达到更高的精度和更好的稳定性，本文详细地讨论了被动式算法的思想，分析了该算法相对干其它算法的优点之处，给出了关键部分的程序实现，并对可能的误差环节进行分析。     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.