计算机2000年问题初探

就目前计算机领域广泛关注的 2 0 0 0年问题进行分析 ,说明其由来及产生的根源 ,据此提出各种不同情况下的解决 2 0 0 0年问题的原则和初步方案及测试与 2 0 0 0年问题是否兼容的方法。     

一类复合钟控序列

试图给出一类伪随机、变采样的钟控序列模型——复合钟控序列,并给出了它在某种条件下的极小多项式,从而得到了它的复杂度和周期.     

IS-95中的扩频码分析

简要分析了 IS- 95中所用的扩频码的性质及在前向和反向信道中所起的作用 ,并对相关的信令作出了分析。     

基于FPGA的时钟采样帧发生器设计

在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。     

基于单片机的数字电子钟的设计与制作

该电子钟使用12MHZ晶振与单片机AT89C51相连接,通过软件编程的方法实现了以24小时为一个周期同时显示小时,分钟和秒的要求,并在计时过程中具有报时功能,当时间到达整点进行蜂鸣报时。该电子钟设有三个按键:S1,S2和S3键,使之具备了校时、定时功能。     

一种I2C总线接口的串行时钟芯片

论述了一种采用I2C总线接口的串行实时时钟芯片的设计方法.该芯片是一个低功耗、完全BCD码的时钟/日历芯片,地址和数据通过I2C双向数据总线串行传输.时钟/日历提供秒、分、时、日、星期、月和年的时间信息;集成的249 byte的静态随机存储器(SRAM)可用于存储临时信息;内置了电源电压监控电路,可使芯片在掉电时自动转入电池供电模式,并对SRAM进行掉电保护;与微处理器连接时,只占用CPU的2条I/O口线(SDA口线和SCL口线),数据传输速率最高可达400 kHz.     

μC／OS—Ⅱ中时钟节拍函数的改进算法

针对实时内核μC／OS—Ⅱ在执行时钟中断服务子程序时,时钟节拍函数所做的工作过多、中断响应时间过长的缺点,提出一种新的改进算法．本算法将时钟节拍函数所做的大部分工作转交给一个新建立的任务来完成,从而缩短中断响应时间,提高μC／OS-Ⅱ的实时性．实验表明,该算法是有效可行的,为实时内核带来整体性能的提升．     

针对面积优化的时钟偏斜规划算法

提出了一种新的时钟偏斜规划算法,该算法所生成的时序约束可以有效地促进逻辑综合工具的面积优化。在时钟偏斜规划的过程中,对时序图（sequentialgraph）中的关键环不再平均分配时间裕量（slack）,而是根据不同路径对电路面积的影响不同,按照一定权重来进行分配。实验结果表明：按权重分配裕量的方法相对于平均分配裕量,能够在不降低电路性能的情况下,更加有效地降低逻辑综合结果的面积。     

新型碲系聚吡咯分子簇络合物的合成及其性能的研究

碲及其化合物在导体、半导体、超导体、医药、医疗、化学、化工等领域,得到了日益突出的应用,其合成、作用机制和理论研究颇受人们的关注．７０年代中期以来,各种“掺杂”聚吡咯络合物被合成出来,刘尚长等〔１～３〕曾作了系列的报道,受到国内外的注目．本文首次报道了一种新型的碲系聚吡咯分子簇络合物（ＰＰＴＥＣ）的合成、表征及其性能的研究结果．确定其形态为Ｈ—（Ｃ４Ｈ３Ｎ））４—Ｈ〔Ｔｅ（Ｏ２）Ｏ２〕,用于催化分解Ｈ２Ｏ２呈表观一级反应,具有良好的催化活性,对于深入开发应用ＰＰＴＥＣ催化剂具有重要的启示意义．１…     

一款用于多媒体处理的异构多核系统芯片的可测试性设计

随着集成电路工艺的发展,系统芯片（SoC）集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核系统芯片DPU-m,提出了一套完整的可测试性设计方案,支持3种工作模式：功能模式、存储器内建自测试模式以及扫描测试模式,并进行了设计实现和评估.针对逻辑电路的可测试性设计,采用自顶向下的模块化设计思想,提出并实现了一种分布式与多路选择器相结合的测试访问机制,实验结果表明,DPU-m逻辑电路单固定型故障的测试覆盖率为98.58%,满足设计方要求;针对实速时延测试的需求,设计并实现了基于片上时钟生成器的时钟控制单元,可在片上支持不同时钟域、6种时钟频率的实速时延测试;针对存储器电路的自测试,设计并实现了串并行结合的存储器内建自测试结构,在最大测试功耗的约束下有效地减少了测试时间;进一步设计了顶层测试结果输出电路,满足了设计方要求的诊断分辨率,若以100 MHz的频率进行测试,测试时间为14 ms.