PIC单片机在产品开发中程序设计的探讨

对PIC单片机在产品开发中的程序设计进行了分析,并详细讨论了PIC单片机程序计数器(PC)和串口中断数据接收处理程序的设计,对后者给出了部分程序和流程图.     

普朗克黑体谱要求钟速同步的传递性等价于第零定律

弯曲时空中的平衡热辐射，表现出用坐标量表示的普克黑体谱。以此为基础，论述了钟速同步的传递性等价于热平衡的传递性。第零定律保证全时空可以定义统一的钟速。     

以太网电路仿真技术的时钟同步研究

在数据业务膨胀的今天,实现电信级的电路仿真业务是MEF的目标.而时钟同步和时钟恢复则是电路仿真业务面临的主要技术挑战.本文简要介绍电路仿真业务的基本概念,详细的介绍了时钟同步问题,并对实现时钟同步给出了相关的办法.以达到更好地实现电路仿真业务.     

微机控制的巨型石英钟设计

给出了种利用单片机微机８０３１和集成实时时钟芯片ＭＣ１４６８１８控制的巨型石英钟的电路结构图以及部分程序流图。     

基于线性调频信号的ADC时钟抖动误差分析

模数转换器的时钟抖动引起输出信号的误差,该误差会影响后继的数字信号处理.分析了输入为线性调频信号时,模数转换器中由时钟抖动引起的误差.在给出误差平均功率表达式的基础上,推导出信噪比的近似计算公式.并利用该计算公式,对影响信噪比的各种因素依次进行讨论,其中信号带宽和时钟抖动参数的增大都会降低输出信噪比,而信号时宽和采样频率的变化对信噪比影响非常小.仿真结果验证了信噪比计算公式的正确性.     

基于VXI总线的光接口板测试系统的研制

介绍了一个基于ＶＸＩ总线的通信产品自动测试系统。其主要设计目标是完成Ｃ＆Ｃ０８数字程控交换系统光接口板的误码特性和时钟性能测试。     

面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能，以及解决收发端时钟基准偏差导致误码率高的问题，设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术，降低了CDR芯片的功耗；通过在CDR积分通路中引入零点补偿电阻，提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电，后端仿真结果表明：当CDR电路工作在28 Gbps时，功耗是2.18 pJ/bit，能容忍的固定频差是5 000 ppm，恢复时钟的抖动峰峰值是5.6 ps，抖动容限达到了设计指标，且满足CIE-25/28G协议规范。     

塔钟自动校时系统的研制

介绍一种利用广播电台报时信号进行自动校时的系统及系统的原理和构成，分析提取报时信号的方法，给出了校时系统各点的工作波形，并具体分析了对０．５Ｈｚ方波信号宽度测量的方法，保证校时信号的准确，可靠。     

BJX-15剥皮卷线机的电气控制设计

介绍了BJX-15剥皮卷线机的电气控制设计,该设计采用PLC高速计数口接收编码器的脉冲,应用中断程序实现伺服电机与三相电机的随动运动,详细阐述了随动的原理及相关的部分随动程序。