一种改进的基于小波的自适用图像编码方法

基于零树小波算法提出了一种新的图像编码方法——改进的自适应算术编码．将图像进行零树小波编码后的小波系数符号流采用改进的自适用算术编码方法进行二次编码．实验结果表明该算法编码效率高于传统的嵌入零树小波算法．     

CDM ADGDP机场容量与时隙协同配置

为科学配置机场容量、合理利用时隙资源,提出了协同进离场地面延误程序,给出了进离场容量和时隙协同配置多目标优化模型.模型考虑了由天气原因引起的机场容量的动态性以及具有连续航程的航班间的相互影响;模型将进场和离场视为密切相关的两个过程,基于进离场容量的相互转化,以功效性和公平性为双重准则,实现了容量与时隙的协同优化配置.对于进场和离场不相关的情况,借鉴RBS算法思想,给出了一种AD-RBS算法.最后,结合国内某机场航班时刻数据,采用多目标遗传算法对模型进行了验证,并引入具体的评价指标进行量化分析,结果表明模型可以实现容量动态、充分利用,时隙有效、公平分配.     

一种改进的多项式实根隔离算法

基于Maple软件包Discoverer中Trealroot算法,提出了一个整系数一元多项式实根隔离的改进算法.采用以Descartes法则和一个特殊的高效区间牛顿算法为根数法则的二分法,彻底抛弃了泰勒平移,避免了泰勒平移在高次稀疏情况下对性能的拖累;同时避免使用Trealroot中2个经验值.改进算法对于高次稀疏多项式特别有效,而且越是稀疏,算法的效率越高.对大量随机多项式进行测试,并与Trealroot和realroot(Maple中的实根隔离程序)进行比较.实验数据表明,该算法对高次稀疏多项式的实根隔离有很高的效率.     

负压法应用于水泵流量的微机自动检测

本文介绍了负压法应用微型计算机对离心式水泵流量检测的实现.建立了负压法的数学模型;编制了汇编语言程序框图;给出了实测对比结果.     

"分而治之"方法在算法设计中的应用

“分而治之”是算法设计中普遍使用的技术,本论述了“分而治之”方法．以及通过对实例的分析,讲述了“分而治之”方法怎样与递归方法结合进行算法设计。     

Rössler系统中轨道空间投影交点的判定

 通过对高周期Rössler系统轨线的图形和数值进行分析后,首先将交点区间块化以确定出交点的范围,再运用"相位图展开"的方法针对系统中伪交点与真实交点的差异提出了相应的解决方案,并最终得到了在一定范围倍周期轨线投影后的交点数目.     

关于RLC串联电路幅频特性曲线在不同坐标标度下的表现形式

RLC串联电路幅频特性曲线在不同坐标标度下的形状不同,选用算术标度时,特性曲线是不对称的;选用对数标度时,可使特性曲线相对于谐振点轴对称。     

神经网络算法在非线性系统中的应用研究

研究了一种非线性系统分析的神经网络算法,提出并证明了该算法的收敛性定理,为学习率的取值范围提供了理论依据.解决了BP算法存在局部极小的问题,并给出了该算法的应用实例.研究结果表明,对于随机给定的初始点,该算法都能稳定收敛到它的一个实根,计算精度可控,而且能得到高精度解,因此,该算法是有效的.此外算法还可以用来解多元非线性方程和线性方程组.     

刘敞的生平、人品及其经学著述与经学思想

刘敞是宋代文化名人，祖籍江西新余，出身于官宦世家，其广博的学识和正直不阿、勇于上谏的品格，受到几任皇帝的赏识以及朝廷太臣们的赞叹和钦佩；其为官任上，清正廉明，事事处处替民着想，为民做主，深受百姓的尊敬与爱戴。他在文化学术上的主要成就是对经学的研究，尤其是在《春秋》学方面颇有研究。他的经学思想一改汉唐先儒以章句注疏为主的经学研究风尚，开创了敢于惑古疑经和以己意说经的义理经学研究新风气，由此成为宋代经学风气转变的标志性人物，为宋代的经学研究带来了新思想和新面貌，也为宋代的经学研究，即宋学的兴起做出了杰出的贡献。     

Arithmetic Operand Ordering for Equivalence Checking

An information extraction-based technique is proposed for RTL-to-gate equivalence checking. Distances are calculated on directed acyclic graph (AIG). Multiplier and multiplicand are distinguished on multiplications with different coding methods, with which the operand ordering/grouping information could be extracted from a given implementation gate netlist, helping the RTL synthesis engine generate a gate netlist with great similarity. This technique has been implemented in an internal equivalence checking tool, ZD_VIS. Compared with the simple equivalence checking, the speed is accelerated by at least 40% in its application to a class of arithmetic designs, addition and multiplication trees. The method can be easily incorporated into existing RTL-to-gate equivalence checking frameworks, increasing the robustness of equivalence checking for arithmetic circuits.