Mil-Std-1553总线协议分析

介绍了Mil-Std-1553总线的基本概念,分析了Mil-Std-1553总线的命令字、状态字和数据字的数据结构,并对其物理波形编码、终端寻址方式、总线管理的模式代码、以及消息的发送和接收过程进行了说明.     

可用于HDTV解码器的基于ROM查找表的IDCT电路大规模集成电路实现

介绍了采用基于ROM查找表的全数字反离散余弦变换(IDCT)电路的算法原理及其并行架构的大规模集成电路实现.首先将二维IDCT转换为两个一维IDCT变换,根据蝶形算法进一步转换为矩阵的乘加运算.通过将连续输入的一个块的奇列或偶列的4个数据进行数据位重排,即将4个数据中相同的位组合在一起,则可用一个ROM查找表实现不同位的乘加运算.避免了硬件上的乘法器开销,具有很高的实现效率并节省硬件资源面积,因此可用于HDTV的实时解码器中,有助于降低电路的功耗.该电路已用于已开发的MPEG-2 MP@HL高清解码芯片,采用0.18μmCMOS工艺成功进行了流片.     

任意点存储器结构FFT处理器地址策略

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88 MHz工作频率下功耗只有40.8 mW,非常适合LTE系统的应用.      

Viterbi译码器的FPGA实现技术研究

提出了一种实现高速并行Viterbi译码器的结构，并且将SMDO法^[1]用于幸存路径存储和输出模块部分．本设计已基于FPGA得以实现，获得了译码速度快、延时小的效果．     

基于增量调制的CMX639及其应用

CMX639是一种单片全双工增量调制解调器(CVSD)芯片，它将输入，输出滤波器，编、解码器，时钟发生器和逻辑控制电路集成在一起。该芯片用线性双极性与集成注入逻辑兼容的集成电路制造工艺制成，采用双积分增量调制技术，具有四种可编程工作模式，两种可选择压扩算法，从而使电路设计大为简化，电路的工作可靠性，稳定性显著提高，成本大为降低。可在用户线电路,手机，多路传输系统及保密电路中应用。     

P2P网络中使用UDP穿越NAT的方法研究

外网主机主动访问内网主机或位于不同NAT(Network Address Translation，网络地址转换)网关之后的主机之间对等连接是P2P(Peer-to-Peer，对等网络)应用中必须要解决的问题。在介绍了基于Internet的P2P网络技术和NAT基本原理的基础上，分析了NAT对P2P的影响，提出了通过一台Internet上的注册服务器，利用UDP(User Datagram Protocol，用户数据报协议)实现P2P网络穿越NAT的方法；同时，提出通过NAT之后的主机定时向NAT发送保持映射的UDP消息，解决了NAT中动态地址映射保持问题。最后给出了一个P2P穿越NAT的实例。     

用Ipchains构建Linux防火墙

介绍如何在Linux上来建立一个更具有实用意义的防火墙。以此来实现网络的安全保护。     

快速园区网拓扑发现方法

基于简单网管协议的拓扑发现通常需要扫描整个网段,尤其是对于小规模园区网,网段中会有许多IP地址无回应,大大增加了拓扑发现时间. 为此,提出用层次遍历的方法由边缘设备向核心设备逐步搜索以便完成拓扑发现,不需要扫描网络中的IP 地址,仅通过地址转发表就能高效快速地获取整个园区网的拓扑结构. 仿真实验表明,该方法可在1 min 内推断出包含80 个节点的网络拓扑关系,通过实际部署进一步验证了方法的有效性.     

基于ARP协议的攻击分析与防范

通过介绍ARP协议的工作原理,分析了ARP协议存在的安全漏洞及两种攻击形式,并提出了防范ARP攻击的具体方法。     

消除时序电路中的竞争干扰

通过分析次序脉冲发生器，着重指出在时序电路中存在过渡竞争干扰，从而给出一些消除这种干扰的措施。