全文获取类型
收费全文 | 489篇 |
免费 | 20篇 |
国内免费 | 15篇 |
专业分类
系统科学 | 15篇 |
丛书文集 | 23篇 |
教育与普及 | 12篇 |
理论与方法论 | 2篇 |
现状及发展 | 5篇 |
综合类 | 467篇 |
出版年
2024年 | 2篇 |
2023年 | 4篇 |
2022年 | 5篇 |
2021年 | 5篇 |
2020年 | 5篇 |
2019年 | 7篇 |
2018年 | 4篇 |
2017年 | 5篇 |
2016年 | 7篇 |
2015年 | 6篇 |
2014年 | 19篇 |
2013年 | 23篇 |
2012年 | 16篇 |
2011年 | 15篇 |
2010年 | 23篇 |
2009年 | 28篇 |
2008年 | 37篇 |
2007年 | 24篇 |
2006年 | 25篇 |
2005年 | 29篇 |
2004年 | 24篇 |
2003年 | 14篇 |
2002年 | 17篇 |
2001年 | 19篇 |
2000年 | 15篇 |
1999年 | 9篇 |
1998年 | 16篇 |
1997年 | 19篇 |
1996年 | 18篇 |
1995年 | 8篇 |
1994年 | 11篇 |
1993年 | 14篇 |
1992年 | 9篇 |
1991年 | 8篇 |
1990年 | 12篇 |
1989年 | 7篇 |
1988年 | 5篇 |
1987年 | 3篇 |
1986年 | 2篇 |
1985年 | 4篇 |
1965年 | 1篇 |
排序方式: 共有524条查询结果,搜索用时 15 毫秒
71.
本详细分析了OTA—C压控振荡器的原理,并设计了一个用于OTA—C滤波器自动调谐系统的OTA—C压控振荡器,该振荡器的频率调谐范围在2MHz到50MHz之间.其中线性部分为4MHz~20MHz,其压控增益为62.89MHz/V。 相似文献
72.
论述了以数字集成芯片实现的频率可调的多谐振荡源,逻辑控制信号产生器和以固体继电器为核心完成的交直流电变换器以及开关式稳压源等所组成的磁选柱电控系统。 相似文献
73.
数字万用表巳成为维修检测和实验室最常用工具,电容测量时,指针式万用表只能依据指针摆动幅度估测电容好坏,而数字万用表能直观准确读出电容容量值。首先分析数字万用表电容测量电路及原理,之后介绍电容测量电路一般检修方法和几个实例。 相似文献
74.
75.
1.8 V千兆以太网收发器低抖动时钟电路 总被引:1,自引:1,他引:1
采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18 μm标准CMOS工艺、1.8 V工作电压的锁相环,经过系统稳定性验证和spice仿真,125 MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70 ps左右的long-term低抖动.同时,在3种不同工艺下施加0.1 Vpeak-peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000 Base-T,Δt=8 ns/16=500 ps,根据时钟恢复算法的仿真,较严格peak-peak抖动要求约为(2%~3%)×baud=160~240 ps). 相似文献
76.
用于高速PLL的CMOS电荷泵电路 总被引:8,自引:0,他引:8
提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered0.35μm 3.3 V CMOS工艺实现,模拟结果表明电流源输出电压在1~3V区间变化,其输出电流基本无变化,上下电流的失配率小于0.6%,具有很高的匹配性.在3.3V电源电压下,电荷泵输出电压的范围为0~3.1V,具有宽摆幅和低抖动(约0.2mV)等优点,能很好地满足高速锁相环的性能要求. 相似文献
77.
一种快速锁定数控锁相环 总被引:1,自引:0,他引:1
提出了一种快速锁定数控锁相环结构.该锁相环具有频率捕获模式和相位捕获模式2种工作模式.在频率捕获模式,通过提出的一种新的算法,可以迅速缩小参考时钟和反馈时钟之间的频率差.在相位捕获模式,数控锁相环能够达到更精确的相位锁定.为了验证提出的数控锁相环结构和算法,该数控锁相环电路采用SMIC0.18μm logic1P6M CMOS工艺实现,面积为0.2mm2,频率范围为48~416MHz.实测结果表明,数控锁相环只需要2个参考时钟周期就锁定在376MHz.数控锁相环锁定后功耗为11.394mW,峰峰值抖动为92ps,周期抖动为14.49ps. 相似文献
78.
基于55 nm CMOS工艺提出了一款具有高输出功率的太赫兹基波压控振荡器(Voltage-Controlled Oscillator,VCO).设计采用堆叠结构来克服单个晶体管供电电压受限导致输出摆幅较低的问题来有效提高了输出功率.依据单边化技术在核心晶体管的栅漏之间嵌入自馈线来调整栅漏之间的相移和增益以最大化晶体管在期望频率下的可用增益,从而提高晶体管的功率输出潜力.提取版图寄生后的仿真结果表明:在2.4 V供电电压下,VCO的输出频率范围为200.5 GHz~204.4 GHz,电路峰值输出功率为3.25 dBm,在1 MHz的频偏处最优相位噪声为-98.7 dBc/Hz,最大效率为8.1%.包括焊盘在内的版图面积仅为0.18 mm2.此次工作实现了高输出功率并具有紧凑的面积,为高功率太赫兹频率基波VCO设计提供了一种设计思路. 相似文献
79.
基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz~1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs. 相似文献
80.
在类双涡卷混沌动态模型的基础上,提出了一个变型的状态空间方程模型,它适合于用对数域电路实现。通过对该系统的仿真研究结果表明,此模型具有正的Lyapunov指数,证实了其混沌动力学特性的存在。并给出了基于对数域电路的混沌振荡器的实现。 相似文献