专用FFT实时信号处理器的硬件实现研究

在选择并具体分析 FFT基 4—DIT算法流程结构基础上 ,利用现场可编程门阵列( FPGA)设计开发了实时 FFT信号处理器。全部设计方案采用 VHDL描述 ,并在 Xilinx公司的大规模可编程逻辑器件 XC40 85 VL上实现。运行速度达到实时要求。     

VXI总线从模块时序控制器的VHDL语言设计

介绍了VXI总线从模块时序控制器的动作过程及其特点,并基于VHDL硬件描述语言,用异步MEALY状态机的方法进行VXI总线寄存器基接口的时序控制器的设计.     

基于VHDL语言的数字电路设计

简要介绍了硬件描述语言VHDL语言的基本结构 ,并将应用VHDL语言的软件设计方法和传统的数字电路硬件设计方法相对照 ,阐述了其在数字电路设计上的应用     

无源光网络中测距的实现方案

介绍了采用时分多址接入的无源光网络系统中测距技术的基本原理,提出一种测距实现方案,给出了用ＶＨＤＬ硬件描述语言实现测距的算法和结构,还给出了计算机模拟结果．     

一种用CPLD实现的2DPSK调制解调器

给出了一种用VHDL语言设计2DPSK调制解调器的方法.详细叙述了其工作原理及设计思想,并用复杂可编程逻辑器件CPLD予以实现.另外给出了程序设计和仿真波形,介绍了调制解调器的数据传输速率和载波频率的修改方法.     

用单片机及CPLD实现的多功能控制系统设计

系统采用AT89C51单片机和复杂可编程逻辑芯片(CPLD)EPM7128SLC84-15实现了日历时钟控制显示、校对及温湿度检测、显示等功能.软件分别使用汇编及VHDL语言编程,结构紧凑,体积小,键盘操作灵活方便.     

用PLL实现心电图机的走纸控速电路

阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高.     

基于VHDL的面阵CCD图像传感器的驱动设计

介绍一种面阵图像传感器--TH7888A的性能及特点,并详细分析了其驱动时序的设计。采用VHDL对所设计的驱动时序进行仿真,并针对ALTERA公司可编程逻辑器件EPM7128SLC84-7进行适配。系统测试结果表明,设计的CCD驱动程序可以满足其帧转移面阵CCD的各项驱动要求。     

基于CPLD单双极性码转换电路的设计与实现

以某型飞机无线电高度表检测仪研制为背景,通过采用CPLD器件和VHDL硬件语言,设计实现了一种能替代该无线电高度表检测仪检验组合功能的单双极性码转换电路,并给出了VHDL程序和相应的时序仿真波形。     

边界扫描结构的设计及仿真

在集成电路高速发展的今天,许多传统形式的测试技术受到越来越多的挑战。就测试技术本身而言,其作用和地位不再是集成电路生产的末端环节,而是作为一种前端环节对整个系统的设计都有着至关重要的作用,这就要求工程师在电路板设计之初就必须考虑后期的测试问题,即可测试性设计,边界扫描作为一种结构化的DFT技术,它的出现为集成电路板板级测试提供了一个更加先进和便捷的策略。该文剖析了支持边界扫描标准的芯片结构,并通过VHDL语言对其进行建模,完成边界扫描结构的软核设计及仿真。