一种适合FPGA实现的开平方算法

随着嵌入式等实时系统技术的发展,越来越多的数字信号处理要求将开平方等运算用硬件实现.本文介绍了一种改进的不恢复余数的开平方算法,分析了它的一些优点,用VHDL语言在Xilinx公司的FPGA器件上实现了该算法;分别设计了被开方数是16位和8位的电路,并进行了比较.实验结果表明,与其他算法比较,改进的不恢复余数的开平方算法具有输出延时小和占用资源少的优点,同时随着被开方数的增加,最高频率下降幅度不大,具有较好的实用价值.     

基于VHDL语言在电路设计中的优化探讨

对VHDL语言在电路设计应用中,如何优化电路结构进行一些探讨,通过从描述方式、算法的改进和优化、断言语句的综合优化等几个方面提出了优化方案,并结合实例进一步分析VHDL综合优化的实现效果.     

VHDL模拟器波形显示器的研制

目的研究图形,图像的快速显示算法,研制工作站环境下基于Ｍｏｔｉｆ的面向对象类库。方法 在工作站平台上使用Ｃ＾＋＋和Ｍｏｔｉｆ研制了ＶＨＤＬ模拟器波形显示器,波形显示器中使用了波形图三级映射算法,构造并使用Ｍｏｔｉｆ的面向对象类库。结果该波形显示器具有显示速度快,程序可移植性强等特点。结论充分体现了算法的优越性和基于Ｍｏｔｉｆ面向对象类库设计的合理性。     

控制流综合子系统的研究与设计

本文论述了控制流综合技术的研究内容及研究背景,给出了 VHDL 高级综合系统 HLS/BIT 中控制流综合子系统的设计。该子系统通过 FSM 分解、状态化简、状态分配、组合逻辑划分、两级逻辑化简和多级逻辑综合等步骤完成综合任务,重点解决解题范围、优化和正确性问题。该子系统可望完成 RISC SPARC 一类复杂体系结构的计算机和 ASIC 的自动综合任务。     

基于FPGA的通用异步接收/发送器设计与实现

本文提出了一种基于FPGA通用异步接收/发送器(UART)的设计和实现方法。     

基于SOC技术的串行通信接口设计实例

基于SOC(System On Chip)技术,利用QUARTUS II软件和VHDL语言设计开发具有奇偶校验功能、数据位和波特率可调的串行通信接口。该接口内置异步接收和发送模块,易于移植至其它SOC系统使用,可减少设计者的工作量。本设计采用VHDL语言描述,并通过了仿真验证。     

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法，就是用VHDL语言描述设计文件，用FPGA实现浮点乘法，并在Maxplus2上进行了模拟仿真，得到了很好的结果。该浮点乘法可以实现任意位的乘法运算。     

应用可编程逻辑器件实现时间控制器芯片的设计

介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。     

SCI接口电路的VHDL设计与实现

该文详细阐述了SCI接口电路的设计思想，并介绍了如何以VHDL 为描述工具利用EPLD器件设计数字系统的方法。     

VXI总线从模块时序控制器的VHDL语言设计

介绍了VXI总线从模块时序控制器的动作过程及其特点,并基于VHDL硬件描述语言,用异步MEALY状态机的方法进行VXI总线寄存器基接口的时序控制器的设计.