基于EDA技术的循环码编码器设计

循环码是广泛采用的差错控制手段之一，该文依据循环码原理，用原理图方法构建电路图，再基于此电路图，采用VHDL结构化设计方法设计出了循环码编码器，还总结了采用EDA技术，通过修改参数，快速、高效地设计出高位循环码编码器的一般方法，显示了EDA技术的优越性。     

CPLD在光纤通信适配器中的应用

文章就光纤通信适配器系统硬件结构和CPLD的内部逻辑作了介绍.采用CPLD大大缩小了印制板的面积并提高了系统可靠性,同时由于CPLD的现场可编程特性,增强了整个系统的灵活性.     

基于FPGA的数字信号源设计

介绍了一种基于美国ALTERA公司FPGA芯片EPF10K10LC84开发的集中插入帧同步码时分复用数字信号源．该系统采用EDA技术自顶而下的设计思路，将其主要硬件功能通过VHDL编程和原理图输入方式制作在一片FPGA芯片上．实验结果证明该系统结构简单，成本低，性能稳定，抗干扰能力强．     

VHDL语言体系及开发方法探讨

论述了VHDL语言在现代数字系统设计中的重要地位,根据作者的实践经验,介绍了 VHDL语言的设计流程、体系结构及应用开发方法.     

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置，使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效，编程灵活、容易升级的特点。系统程序采用Ahera公司的MAX plusⅡ软件设计，下载至FLEX10K系列芯片。     

基于FPGA的双倍率动态存储器读写误码检测仪的实现

针对硬盘缓存在高速读写时出现的误码问题,采用软硬件结合的方法(FPGA与单片机),通过FPGA同频异相时钟,实现了对不同厂商的双倍率内存可靠读写比较从而找到特定代码作为生产测试代码,实现对内存的低成本高效的检测.     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA的RISC微处理器的设计与实现

基于FPGA和电子设计自动化技术,采用模块化设计的方法和VHDL语言,设计一个基于FPGA的RISC微处理器.该微处理器主要由控制器、运算器和寄存器组成,具有指令控制、操作控制、时间控制和数据加工等基本功能,其指令长度为16位定长,采用立即寻址和直接寻址两种方式.仿真结果表明,基于FPGA的RISC微处理器的时钟频率为23.02MHz,且功能完全达到设计要求.     

实现VHDL与Verilog HDL混合编程的一种方法

介绍了一种在Maxplus Ⅱ下实现Verilog HDL语言和VHDL语言混合编程的方法，并进行了比较．以CRC电路为例进行了介绍．在混合编程的指导思想下，可以实现Verilog HDL和VHDL编写的模块．