基于FPGA实现的步进电机细分控制信号发生器的设计

提出一种采用FPGA可编程芯片实现的步进电机转角的任意细分控制方法.介绍了在一片EPF 10K 10LC 84-4芯片内用VHDL语言编程实现了步进电机十六细分控制器的PWM模块、速度控制模块、数字比较模块等功能,该系统无需外接D/A转换器,结构简单,控制精度高,具有广泛的应用前景.     

基于CPLD交通灯控制系统的研究

该文介绍一种基于车流量变化调节时间的智能交通灯系统的设计方法,采用可编程逻辑器件CPLD设计实现。电路结构简单,成本低,且CPLD器件作为控制部分(定时器、状态机等)与TTL电路兼容,可直接使用,不需要外围转换电路。对于控制要求不高的场合,完全可以胜任。在MAX+plusⅡ软件通过了编译、仿真并下载到CPLD器件上进行编程制作,实现了交通灯系统的制作过程。此控制系统突破了传统固定模式,可根据实时交通流量灵活运行,而且全面考虑了各种紧急车辆优先通行情况,大大提高了车辆通行效率,具有实际应用前景。     

基于CPLD虚拟逻辑分析仪设计

逻辑分析仪用于涉及大量信号或复杂触发器要求的数字测量,以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵。设计了一种基于CPLD的虚拟逻辑分析仪,分析了虚拟逻辑分析仪的硬件电路和软件。以CPLD为主要功能实现平台,以单片机作为与计算机和CPLD之间的通信纽带,以可视化的形式在计算机上显示采集到的数据。采用VHDL语言进行各个功能模块的编程,最后,对程序进行编译和功能仿真,给出仿真结果,验证系统设计的正确性。仿真结果证明该虚拟逻辑分析仪不仅结构简单、成本较低,而且具有通道数量多、捕获速度快、性能稳定等特点。     

有限状态机的设计与优化

在数字系统中,状态机的设计对系统的可靠性、稳定性具有决定性的作用,因此,基于超高速集成电路硬件的有限状态机的设计和优化是完成数字系统设计的重要环节.状态机通常分为米勒型和摩尔型,给出状态机的超高速集成电路硬件描述,讨论状态机的速度优化,并提出一种容错设计方法.     

并行CRC算法硬件实现研究与VHDL设计

介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性.     

智能夹具的设计与实现

以EPMA7256AETC144-10为核心设计了具有顺序提示、错误报警和错误计数功能的智能夹具。采用VHDL语言和原理图两种方式实现CPLD内部逻辑功能设计,采用MAX PLUSⅡ软件进行编译、仿真。该夹具经过测试后性能稳定,很好地实现了各项功能。     

基于FPGA的变电站智能电子设备VGA控制器的研究

利用可编程器件FPGA实现VGA彩色显示控制器在工业现场中有很多的应用。用硬件描述语言VHDL对可编程器件FPGA进行功能模块设计、仿真综合,可实现VGA控制器显示各种图形、图像、文字等。     

一种基于递归算法的自顶向下语法分析方法

给出了一种结合VHDL语言特点基于递归算法的自顶向下语法分析方法,并在Windows平台下用Visual C++进行算法实现.     

应用可编程逻辑器件实现时间控制器芯片的设计

介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。