二值图像快速扫描聚类算法的FPGA实现

采用可编程逻辑器件FPGA(Field Programmable Gate Array,FPGA)来实现二值图像的快速扫描聚类算法,并给出了部分VHDL程序说明满足系统实时性的要求.     

基于FPGA的高速异步FIFO存储器设计

 介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值.     

有限状态机的设计与优化

在数字系统中,状态机的设计对系统的可靠性、稳定性具有决定性的作用,因此,基于超高速集成电路硬件的有限状态机的设计和优化是完成数字系统设计的重要环节.状态机通常分为米勒型和摩尔型,给出状态机的超高速集成电路硬件描述,讨论状态机的速度优化,并提出一种容错设计方法.     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于CPLD的开关综合保护器设计

介绍以EPM7128LSC84为核心的新型开关电器保护器的设计方案,重点介绍了CPLD中键盘模块、显示模块、A／D转换模块以及单片机与CPLD通信单元的实现方案。     

基于CPLD虚拟逻辑分析仪设计

逻辑分析仪用于涉及大量信号或复杂触发器要求的数字测量,以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵。设计了一种基于CPLD的虚拟逻辑分析仪,分析了虚拟逻辑分析仪的硬件电路和软件。以CPLD为主要功能实现平台,以单片机作为与计算机和CPLD之间的通信纽带,以可视化的形式在计算机上显示采集到的数据。采用VHDL语言进行各个功能模块的编程,最后,对程序进行编译和功能仿真,给出仿真结果,验证系统设计的正确性。仿真结果证明该虚拟逻辑分析仪不仅结构简单、成本较低,而且具有通道数量多、捕获速度快、性能稳定等特点。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于有限状态机的Morse码识别算法的VHDL实现

基于Morse码的基本原理,提出了一种基于有限状态机的Morse码自动识别算法.将电键拍发过程划分为6种状态,利用VHDL硬件描述语言的强大逻辑描述能力,给出了在MAX PlusⅡ开发软件环境下,设计识别Morse码的具体方法和仿真分析结果.算法能根据报务员发报时的码速确定Morse码的判别门限,大大提高了码字识别的准确率.     

基于VHDL的可编程分频器在波形发生器中的应用

介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法，利用这一方法，可使波形频率在大范围内变化。     

VHDL微控制器仿真模型的设计

对包含微控制器核心的系统进行模拟是ASIC以及系统设计中的重要问题。利用VHDL语言对微处理器进行行为级的描述,可以大幅度提高CAD模拟软件中微控制器系统的模拟速度。本文讨论了包含微控制器核心的系统的特点,介绍了采用VHDL微控制器仿真模型的系统模拟方法以及相应VHDL微控制器仿真模型的设计方法,并以8位微控制器MCS51为例,分析了VHDL微控制器仿真模型的结构和特点,最后介绍了一个模拟应用实例。