DES算法的一种电路逻辑模型及实现方案

密码技术是信息安全的关键技术 ,密码算法的快速实现日益重要 ,解决这一问题的有效途径之一是采用CPLD/FPGA实现算法。通过对数据加密标准DES算法的分析 ,设计了一种针对该算法的电路模型 ,并给出了基于Altera公司的CPLD的实现方案。针对DES算法的关键部分S盒 ,讨论了几种可能的设计方案 ,给出了优化结果 ,并对结果做出比较。该算法已经下载到FLEX10K30E器件内 ,加 /解密速度可达 2 0 0Mbps以上     

VHDL语言在EDA开发软件MAX＋PlusII之应用

介绍了EDA开发工具软件MAX PlusII的主要功能；VHDL语言在进行硬件电路描述时所具有的多层次描述系统硬件功能的能力，以及在程序编译时易出现的问题。     

基于VHDL语言的循环码编译码系统的设计

介绍了循环码编译码系统的特点。以一个(15，6)循环码为例，使用硬件描述语言VHDL对该系统进行了设计，并使用FPGA对描述电路进行了综合，得到了该系统的顶层电路，最后下载到PLD芯片上。     

基于DEA技术的交通信号灯定时控制系统

本文介绍一种适合高校电子信息专业的EDA软件MAX＋PLUSⅡ,阐述使用MAX＋PLUSⅡ软件设计交通信号灯自动定时控制系统的过程.本设计在GW48-CK实验箱上进行了下载,验证了整个设计的正确性.     

面向VHDL语言的专用智能编辑器

目的设计面积超高速集成电路硬件描述语言的专用智能编辑器。方法使用散列表记忆各类标识符方法,动态地分析当前输入状态,完成ＶＥｄｉｔｏｒ的功能设置。结果该编辑器汇聚了目前流行的各类通用程序编辑器的优点,同时具有其独特的功能－标识符自动记忆,语句联想式输入及简单词法,语法错误的报错功能,结论实现了一个功能齐全的编辑器。     

可变2n点流水线FFT处理器的设计与实现

设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs.     

利用VHDL设计电路的简化问题

利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择，但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。本文分析了VHDL设计中容易引起电路复杂化的原因，提出了相应的解决方法。     

基于CPLD半整数分频器的设计

本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求。     

基于FPGA的微型打印机驱动电路和程序设计

介绍了利用FPGA来驱动TP UP—SF系列高速微型打印机．关键是对打印机并行接口各信号的工作时序进行控制．所有功能全部用硬件描述语言VHDL编程实现并下载到Xilinx公司的SpartanⅡ系列的XC2S2005PQ—208目标芯片上调试通过，证明该方法行之有效．完全可以取代传统的利用单片机来驱动微型打印机，且抗干扰性好，可靠性高。