改进的Turbo码自适应迭代译码算法及其性能仿真

获得优良的差错控制特性和多次迭代处理产生大的时间延迟是一对矛盾.为了有效解决这一问题,对Turbo码机理和迭代译码技术进行了深入研究,在此基础上,提出一种改进的自适应迭代译码算法.该算法的实质在于其新颖的译码迭代终止判决策略.通过使用译码器产生的尾比特进行错误检测并设计合适的最小迭代译码次数Imin,可以确保在较低的误码率情况下,有效地减少平均译码处理的迭代次数.计算机仿真以及对仿真结果的比较分析证明了这种改进的Turbo译码算法能够有效减少译码时间延迟.     

利用有限局部环Z/p~kZ上的矩阵构作Cartesian认证码

设R=Z/pkZ,其中p是素数,k>1.利用R上矩阵的标准型构作了一个Cartesian认证码,并计算了该认证码的各个参数.在假定信源和编码规则按照等概率均匀分布的条件下,给出了认证码的成功模仿攻击概率PI和替换攻击概率PS.     

基于欧氏几何的量子CSS码的构造

利用有限几何中的点和线,构造出低密度奇偶校验(LDPC)码的校验矩阵.根据这种LDPC码的特点,通过对校验矩阵的行或列变换得到其对偶码,从而获得基于CSS码的量子LDPC码.以量子码(15,4)为例,验证了这种量子LDPC码构造算法的可行性.在仅考虑比特翻转信道下对该量子码进行性能分析,结果表明用这种方法易于得到其对偶码,并且得到的量子码比经典码有更好的性能.     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.     

LDPC码在MIMO-OFDM迭代接收系统中的性能研究

MIMO-OFDM技术是未来宽带无线通信的关键技术之一,针对未来宽带无线通信高传输速率的要求,设计了一种基于二进制和多进制LDPC码的MIMO-OFDM迭代接收系统.并且为了降低系统复杂度,只在第1次迭代时使用MMSE滤波器,在第2次及以后迭代中均使用匹配滤波器.仿真结果表明:基于二进制LDPC码的MIMO-OFDM迭代接收系统相比基于四进制LDPC码的系统收敛更快,且两者的性能均远优于基于卷积码的系统性能.     

On the Structure of Cyclic Codes over F_q+uF_q+vF_q+uvF_q

In this paper,cyclic codes over the ring R=F4+uF4+vF4+uvF4 are discussed where the ring R is not a finite chain ring.By studying the polynomial ring Rn=(F4+uF4+vF4+uvF4) and using the corresponding relationship between the cyclic codes in R and the ideals in,cyclic codes over the ring R are characterized.Finally,a Gray-map is obtained and the image of cyclic codes in R is characterized.     

ZSP400目标代码优化算法的设计

数字信号处理(digital signal processor,DSP)芯片具有强大的数据运算功能和高运行速度,为了充分利用芯片的硬件资源,需要对基于硬件的软件进行优化.以具有ZSP典型体系结构的ZSP400为例,设计其目标代码优化算法,并以这些优化算法为基础开发了ZSP400优化器来优化其目标代码.为了验证这些优化算...     

QC-LDPC码在OFDM-IDMA系统中的性能研究

为了寻求一个从多址接入技术、调制技术到纠错编码方案等方面,满足下一代无线移动通信高速率、高可靠性需求的整系统解决方案,设计了一种新的基于准循环的LDPC(quasi cyclic low density parity check codes,QC-LDPC)编码的OFDM-IDMA(orthogonal frequen...     

基于因子图的Turbo码译码

Turbo码和LDPC码都可以实现接近Shannon理论极限的性能，Turbo码由于成员RSC码所固有的移位寄存器特性使得其编码较为容易实现，而对于接近Shannon容量的LDPC码，则需要大量的矩阵乘法运算才能完成信息的编码，电路实现较为复杂，另一方面，采用和积算法的LDPC码的译码过程则比采用BCJR算法（及其简化形式）的Turbo译码更加容易实现，且计算复杂度更低，将Turbo编码与LDPC码的译码相结合，对Turbo采用基于其因子图表示的和积译码算法进行译码，可以在很大程度上降低Turbo码的译码复杂度，并对交织器的设计及成员码的选择有一定的指导作用，仿真结果证明了该方案的有效性。