首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   28篇
  免费   1篇
  国内免费   2篇
系统科学   1篇
现状及发展   1篇
综合类   29篇
  2016年   1篇
  2015年   1篇
  2013年   2篇
  2012年   4篇
  2011年   1篇
  2010年   1篇
  2009年   6篇
  2007年   4篇
  2006年   2篇
  2005年   3篇
  2004年   1篇
  2001年   1篇
  1994年   2篇
  1992年   1篇
  1991年   1篇
排序方式: 共有31条查询结果,搜索用时 718 毫秒
21.
Reed-Solomon码是目前广泛应用于数字通信中的一类重要的极大距离可分码.Reed-Solomon码的译码过程通常采用最大似然译码算法.对于收到的一个码字u∈Fnq,最大似然译码算法关键在于确定码字u对于码C的错误距离d(u,C).熟知d(u,C)n-k,其中n,k分别为码C的码长和维数.若d(u,C)=n-k,则称u为码C的深洞.对于标准Reed-Solomon码,2012年洪和吴提出了一个著名的Wu-Hong深洞猜想.本文借助有限域Fq上极大距离可分码的生成矩阵,在一定条件下证明了标准Reed-Solomon码的Wu-Hong深洞猜想.  相似文献   
22.
里德-所罗门编码是最广泛使用的纠错码之一.介绍一种使用除法算法的解码方法,发展该算法的理论并讨论支持该算法的例子.最后,证明与该解码算法有关的一个概率上的定理,关于何时该方法是最有效的,得出一些概率上的结果.  相似文献   
23.
为了利用RS码在高信噪比时的性能优势和Turbo码在低信噪比时的性能优势,从而进一步提高系统的抗误码性能,将RS码和Turbo码串行级联,并搭建了级联OFDM的WiMax系统进行仿真验证。高阶调制的解调采用最大对数似然比软解调算法,分析了级联码在不同调制模式下基于高斯白噪声和衰落信道的误码性能。仿真结果表明,该系统相对于RS码与卷积码的级联系统有2-3dB的编码增益,而且降低了Turbo码的迭代次数,克服了误码平台现象,达到降低系统复杂度和延时要求。  相似文献   
24.
为了提高通用战术数据链的信道纠错能力,同时降低编译码时延,设计了一种RS码与LDPC码的交织迭代编译码方案。该方案通过RS码与LDPC码的交织编码,有效提高码字相关性;通过RS码硬判决译码和联合迭代软译码相结合,能在保证译码性能前提下降低译码时延。仿真结果表明,该方案在一定译码时延下,明显提高译码性能。  相似文献   
25.
26.
在研究了流媒体实时传输技术的基础上,将网络资源预留技术与差错控制的方法相结合,提出了一种实时可靠的流媒体传输模型和方法.对该模型和方法的原理、使用过程以及实现算法进行了详细的描述.最后,用仿真软件验证了其具有一定的先进性和实用价值.  相似文献   
27.
针对数字电视译码电路复杂,译码速度不高的缺点,利用多项式带余除法的相关推论,提出一种改进型欧几里德算法.与传统欧几里德算法相比,该算法在求解关键方程的过程中能够较为容易地得到错误值多项式和错误位置多项式,从而可以降低硬件电路的复杂性,提高译码速度.仿真结果表明当误码个数不超过错误容限时,该算法能够完成正确译码的效果.  相似文献   
28.
流水线纠错纠删RS译码器的设计和实现   总被引:1,自引:1,他引:0  
在传统纠错RS译码器设计的基础上 ,采用分解的无逆B M (iBM )算法和三级流水线的电路结构 ,实现流水线纠错纠删RS译码器的设计 .该设计的特点是 :控制时序简单 ;电路实现简洁 ;纠错能力强 ,可纠错和纠删 ;译码速度高 ,数据吞吐率达到 1byte/时钟 ;采用VerilogHDL实现 ,可重复利用 .该设计应用于DVD数据纠错的实现中 ,达到系统的性能要求 .  相似文献   
29.
由于无线信道存在多种衰落,无线通信系统在含有随机错误的同时,还含有大量的突发错误.为了纠正这样的混合错误,常引入具有较强抗突发错误能力的RS编译码技术.Turbo乘积码也有着较强的随机纠错性能,但目前关于其混合纠错能力方面的研究还较为少见.在分析Turbo乘积码突发纠错能力的基础上,将突发错误参数对TPC纠正混合错误性能的影响进行仿真分析,并与相同码率、相同码长的RS码进行对比.仿真结果表明,Turbo乘积码在BER为10 4处可以获得近3.5 dB的编码增益,这意味着节省近55%的码元能量,是一种适合于解决混合错误的差错控制编码技术.  相似文献   
30.
基于Blahut提出的RS(Reed Solomon)码时域译码算法 ,提出了一种时域RS译码器 ,详细讨论了FPGA(现场可编程门阵列 )实现该译码器的过程 ,并以六进制RS( 63 ,4 7)码为例对用FPGA实现的RS译码器性能进行了分析 ,该译码器输入码流速率可达 6Mbit s,占用的FPGA (SpartanⅡ系列 )的资源不到相应频域译码器的一半。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号