全文获取类型
收费全文 | 3764篇 |
免费 | 133篇 |
国内免费 | 110篇 |
专业分类
系统科学 | 110篇 |
丛书文集 | 129篇 |
教育与普及 | 26篇 |
理论与方法论 | 2篇 |
现状及发展 | 8篇 |
综合类 | 3732篇 |
出版年
2024年 | 10篇 |
2023年 | 23篇 |
2022年 | 23篇 |
2021年 | 42篇 |
2020年 | 29篇 |
2019年 | 22篇 |
2018年 | 25篇 |
2017年 | 44篇 |
2016年 | 44篇 |
2015年 | 77篇 |
2014年 | 135篇 |
2013年 | 111篇 |
2012年 | 196篇 |
2011年 | 184篇 |
2010年 | 166篇 |
2009年 | 169篇 |
2008年 | 163篇 |
2007年 | 247篇 |
2006年 | 233篇 |
2005年 | 199篇 |
2004年 | 192篇 |
2003年 | 205篇 |
2002年 | 169篇 |
2001年 | 163篇 |
2000年 | 143篇 |
1999年 | 137篇 |
1998年 | 92篇 |
1997年 | 107篇 |
1996年 | 105篇 |
1995年 | 111篇 |
1994年 | 66篇 |
1993年 | 62篇 |
1992年 | 63篇 |
1991年 | 69篇 |
1990年 | 51篇 |
1989年 | 43篇 |
1988年 | 41篇 |
1987年 | 33篇 |
1986年 | 12篇 |
1985年 | 1篇 |
排序方式: 共有4007条查询结果,搜索用时 15 毫秒
281.
面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境。在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量。实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖。 相似文献
282.
目前在朔黄铁路黄骅港口站投入应用的Jz.GD--1型微机计轴系统是由成都铁路通信设备厂研制开发的多区段管理的计轴系统。简单描述此系统的工作流程可用三个过程概括:记录并计算轴轮数;比较轴轮数;输出一个轨道空闲与否的控制信息。此系统较为成功地解决了传统的轨道电路在分路不良区段的技术瓶颈,然而它与传统的轨道电路在应用原理和作用效果上也有着本质区删。 相似文献
283.
孙光辉 《青岛大学学报(自然科学版)》2001,14(2):77-79
本文对RC电路实验进行了计算机模拟求解,这时现有的PC电路实验是一个很好的补充,同时它也表明计算机解决物理问题是一个很好的途径。 相似文献
284.
废弃电路板THD元器件拆除工艺的试验研究 总被引:1,自引:1,他引:0
电子元器件的拆除对于废弃电路板的回收处理具有重要意义,文章针对利用液体加热介质拆除通孔插装元器件的过程,通过均匀设计方法安排试验,利用逐步非线性回归、通径分析和等值线图,研究了拆除过程中加热温度和时间2个最重要的因素,建立拆除工艺模型,分析最优工艺参数。结果表明,在220~260℃温度范围内,拆除THD元器件的最优工艺参数为250℃和48 s。 相似文献
285.
惠特尼是20世纪美国最有影响的数学家之一。文章在对原始文献进行分类研究的基础上,论述他在转向拓扑学之前的图论工作:他不仅对可平面图、平面图的哈密顿回路问题、色多项式理论做出了巨大贡献,还使图论产生全新的分支——拟阵论,并在《关于线性相关性的抽象性质》(1935年)中奠定了拟阵论的基本理论。研究表明惠特尼的这些贡献均与求解四色猜想密切相关,他虽未成功解决四色猜想,但由此取得的理论成果对现代图论的发展影响深远。他开展数学研究的基本特征是寻求表象内在的原因,另一个特征是他在图论研究中的拓扑学思维方式,这对图论本身及之后的拓扑学研究都产生重大影响。 相似文献
286.
287.
288.
刘莉莉 《辽宁师专学报(自然科学版)》2012,14(3):7-8
针对高职院校《高频电子线路》课程特点,结合实际教学条件,开发出基于工作过程的课程教学体系,充分发挥以学生为主体、以教师为主导的作用,从而促进教学效果的提升,从教学内容安排、课堂教学实施、课程考核模式三个方面加以阐述. 相似文献
289.
ZHONG Xiongguang RONG Mengtian School of Electronic Information Electrical Engineering Shanghai Jiao Tong University Shanghai China 《武汉大学学报:自然科学英文版》2007,(2)
An asynchronous high-speed pipelined 32×8-bit array multiplier based on latched differential cascode voltage switch with pass-gate (LDCVSPG) logic is presented. The multiplier is based on 4-phase dual-rail protocol. HSPICE analysis using device parameters of Central Semiconductor Manufacturing Corporation (CSMC's) 0.6 μm CMOS technology is also given, and the result shows that the average data throughput of the multiplier is 375 MHz. 相似文献
290.