一种并行结构的H.264帧内预测器

提出了一种基于可重构设计的并行结构的H.264帧内预测器.在分析17种帧内预测值求解算法的基础上,利用其运算上的相似性,将所有运算单元集中到一个运算单元中.该运算单元可根据预测模式的不同对输入的数据安排相应的运算模块及数据通路,从而达到资源的最优化利用.在实际应用中,为了达到适时解码,系统同时安排4个并行运算单元以提高处理能力.实验表明,在50.5 MHz时钟时,本结构可以适时处理720×480,30帧/s的图像.     

Unequal error protection system for robust video transmission

With the development of multimedia communication services, robust video transmission over wireless environment poses many challenges. A new UEP_BTC_STBC_OFDM system is proposed to provide unequal error protection for the source coded video stream in dispersive fading channel. The scheme concatenates the Block Turbo Code （BTC） with the Space-Time Block Code （STBC） for an OFDM system. With the proposed system, both the good error correcting capability of BTC and the concurrent large diversity gain characteristic of STBC can be achieved simultaneously with low encoding and decoding complexity. Furthermore, by combining with the data partition of H. 264 and different BTC codes, this system can guarantee high QoS control of video transmission. Simulation result shows that the proposed system outoerforms other reported schemes and has good performance of video transmission.     

基于DM3730和GStreamer的网络视频传输技术设计与实现

提出一种低带宽通用的网络传输视频数据的方法,该方法的硬件采用德州仪器ARM+DSP双核的视频处理平台;软件使用基于流水线方式的多媒体框架GStreamer技术,实现了视频采集、H.264压缩与网络传输的功能;最后通过服务器将视频显示出来,服务器在Linux操作系统和Windows XP操作系统下都可以将摄像头采集的视频信息播放出来,达到远程传输实时监控的效果。     

对JVT-H017帧级码率控制算法的改进

JVT-H017是一个有关H.264码率控制的提案.对JVT-H017帧级码率控制方案进行了分析,并在此基础上提出了改进.改进后的算法复杂度大大降低,峰值信噪比(PSNR)与JVT-H017相比略有降低,适用于对复杂度要求较高的场合.     

基于ARM9的WEB远程视频实时监控系统

设计并实现了一种基于S3C2440的WEB远程实时监控系统。论述了系统的总体结构及设计思路,并对视频数据采集与压缩、视频数据的传输以及监控中心的设计进行了详细地介绍。在此过程中融合了嵌入式、视频压缩、网络通信等技术。该系统还对H.264编码算法进行了改进和优化,使得数据的处理速度有明显的提高。该方案具有成本低、体积小、易于安装等优点,具有广阔的应用前景。     

帧内预测在多核系统上的并行实现

由于H.264的帧内预测造成了I帧的宏块具有数据依赖性,导致多核系统无法并行处理。针对这种情况,分别对intra4×4和intra16×16类型的宏块进行处理。如果当前宏块是inra4×4类型,则解码完毕任一处于最右边一列的子宏块后就通过邮箱把数据发送给下一个宏块以开始其帧内预测。如果当前宏块是intra16×16类型,则首先对最右边的一列数据进行帧内预测,然后和残差数据相加,得到解码后的数据并通过邮箱传送给下一个宏块以开始其帧内预测。分别对相邻宏块的4种情况做了详细的分析,给出了其并行方法。仿真结果表明,使用该方法后,单个宏块解码时间减少,DSP访问存储器的次数减少。多核系统的并行度得到提高。     

基于DM642的X264程序结构级优化

介绍了在TI公司TMS320DM642硬件平台上实现H.264基本档次视频编码器时所进行的结构级优化,选取H.264三大开源代码之一的X264(代码版本为06-05-06)作为参考代码,在深入分析了基于PC的X264编码程序并将其成功移植到了DM642后,首先对代码进行了最初的简化,去掉了和平台无关以及和实现档次无关的冗余代码和数据结构,而后结合DM642的特点,以充分利用DM642片上资源为出发点,以提高DM642高速缓冲(CACHE)的命中率为目的,提出了一种结构级的优化策略,该策略从程序和数据两个方面对X264算法参考代码进行了结构级优化.实验结果表明,采取的优化策略对CACHE命中率和编码速率都有明显的提高.     

H.264/AVC帧内预测器的VLSI实现

提出了一种帧内预测电路的实现方法,在舍弃了平面预测模式情况下,通过多路选择器选择不同加法路径,和大量共用加法器,以较小代价实现了帧内预测所有剩余的预测模式。在基于SMIC CMOS 0.18 μm最坏工艺条件下,电路规模仅为4000门,关键路径延迟为5.7 ns。     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。