一种快速的H.264帧间模式选择算法

提出了一种新的快速帧间模式选择方法,该方法利用模式预截断和精确的大小模式判决等算法,快速地选出最优的模式.实验表明,该算法比全搜索算法和快速多块运动估计算法(FMBME)分别节省了80%和45%的运算量,而峰值信噪比(PSNR)和比特率性能几乎无下降.在对运动较小的序列编码时,该算法比大小模式分离算法节省了75%的运算量,同时PSNR提高了0.06 dB,比特率节省了3.7%.     

H.264中基于图像差值的编码模式快速选择算法研究

分析了现有的基于率失真优化的图像帧编码模式选择方法,指出了该算法运算复杂度高的原因.提出了一种基于图像差值的快速编码算法,详细介绍了该算法的提出思想和可行性分析.给出了基于该算去编码模式的具体选择方法,详细介绍了该算法的提出思想和可行性分析.给出了基于该算法编码模式的具体选择方法,以及其参考帧的选取依据.     

H.264/AVC错误恢复新技术

随着无线视频和网络视频的兴起,视频传输的健壮性问题越来越突出,视频编码的抗误码性能研究成为近年来研究的热点之一.最新的视频编码标准H.264/AVC采用了一系列的错误恢复措施,本文主要介绍其中3个新的:FMO(灵活的宏块排序),RS(冗余片)和参数集;并通过实验讨论其优良的抗误码性能.     

H.264编码器在TMS320DM642上的优化

H.264是ISO/IEC和ITU-T共同制定的新一代视频编码国际标准,在数字视频通信领域有着广泛的应用前景.本文详细介绍了在TMS320DM642芯片上实现H.264实时编码的优化思想,采取的优化技术和具体优化过程,并给出优化前后编码器性能对比的实验结果.     

H.264视频编码在数码监控系统中的应用研究

目前数码视频监控系统大多采用MPEG1、MPEG2的编码标准,导致视频存储成本高,网络负载重.H.264比以前的视频编码标准可以节省50%以上的码率,因此在视频监控中具有很大的应用前景,但其编解码器也很复杂.为了达到实时压缩的目标,文章从三个方面来提高其运算速度:①优化帧间模式的选择;②调整内插算法的运行结构;③采用MMX、SSE汇编优化.     

基于H.264编解码的无线视频可靠传输

针对视频在网络中传输提出了两种改进方法:第一种采用卷积和包交织编码,将网络中产生的突发差错转变为统计独立的差错;第二种针对无线传输系统,将数据分类为重要数据与非重要数据,在接收端检测重要数据信息的差错,并据此来控制发送端的重发机制,仅当重要数据的丢包数超过一定阈值才要求发送端重发.在保证了传输图像的差错小于一个预定值情况下,使图像传输的重传数据较少,同时也减小了由于数据重传引起的网络时延.利用VCEG提供的3GPP2网络仿真平台建立了H.264视频传输系统,并在该仿真平台上进行了实验,取得了满意的结果.     

H.264预测编码关键技术的研究分析

H.264是目前最新的视频编码标准,相对于以前的ITU-T视频编码标准和mpeg序列标准具有更高的压缩效率.编码效率的提高主要归根于精确的帧间预测编码,其中包括多种块模式,多参考帧运动估计和分数像素精度3种新技术的采用.对这些帧间预测编码技术进行研究和分析,主要是分析这些技术与H.264基本配置之间的比较.     

基于LDPC的不均等错误保护H.264抗误码算法

从最新的H.264视频压缩标准出发,提出一种基于数据分类和LDPC的不均等错误保护的策略。根据H.264数据分类中信息比特重要性的不同,对其进行不均等错误保护,即对信道中优先级较高的数据,采用码率低,抗误码性能更好的LDPC编码传输,以提高传输效率。仿真结果表明,这种联合的信源信道编码算法在AWGN信道下具有比以前的一般算法(如Turbo码)更好的适应性和更强的健壮性。     

H.264帧内预测快速算法

帧内预测是H.264视频编解码标准中一项重要的技术,极大地提高了H.264的编码效率。然而,帧内预测的亮度块有13种预测模式。为选出最佳模式,全搜索算法需要花费极大的计算量。为了降低帧内预测的复杂度,提出了一种基于变换域的快速帧内预测算法。实验结果表明:与全搜索相比,改进的算法在保持PSNR基本不变和码率增加很小的情况下,使帧内预测编码的速度提高70%左右。     

一种新的H.264/AVC标量量化并行VLSI结构(英文)

针对H.264视频编码标准关键技术52级标量量化的VLSI实现中,综合考虑速度和面积因素,传统结不适用H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6 MHz ,能够满足4096×2304 @120 Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100 MHz时,等效门和功耗分别节省了38 %和30 %。