通信机线路自动测试系统的设计与实现

本文介绍了通信机线路自动测试系统的设计与实现过程,包括硬件和软件两方面的内容.硬件由IBM-PC或其兼容机作为控制和数据处理的主体,自行设计接口电路与测试箱.软件由Turbo Pascal语言和汇编语言编成,其中采用了自适应算法克服环境的影响.     

汇编语言中寻址方式的教学

寻址方式在汇编语言中占据极其重要的地位，本文通过分析比较法学习基本概念，制作具有动态演示过程的多媒体课件，用几种不同寻址方式来完成内存中数据块的传送这个具体例子来阐述寻址方式。     

Web服务寻址以及在WSE中的实现

SOAP协议规范了Web服务之间传递消息的规范格式,保证了服务间的消息交换不受底层传输协议的影响.但SOAP协议在设计时并没有规范Web服务之间的寻址问题,影响了Web服务的传输中立特性.WS-Addressing在web服务寻址上提供了传输中立的机制,通过WS-Addressing服务寻址与传输协议无关,Web服务访问不再局限于HTTP协议.WSE完全支持WS-Addressing,并降低了基于WS-Addressing的Web服务程序开发的过程.     

多微机数据采集存贮系统

介绍以双８０９８为主的多通道高速数据采集,存贮系统。给出其硬件原理框图及软件流程图;说明大容量ＲＡＭ的共享原理。系统可做为虚拟仪器的前端测量机。     

一种改进的QC-LDPC码及其编码器FPGA实现

为了提高低密度准循环奇偶校验码（quasi-cyclic low density parity check codes,QC-LDPC）的编码码率灵活性和降低该码的实现复杂度,提出了一种改进的 QC-LDPC 码构造方法,并通过构造校验矩阵设计出了几种高码率码型,仿真结果表明该码在中、长帧长时性能优于相近参数的传统 QC-LDPC 码;针对该码型设计了一种基于随机存取存储器（random-access memory,RAM）的编码器硬件架构,通过存储地址指针实现对校验矩阵的存储,使得编码器能灵活地实现变码率和变帧长编码。采用 verilog 硬件描述语言在 Spartan-3 XC3S1500芯片上实现了编码器。综合结果显示：新的硬件编码架构较基于移位寄存器的传统 QC-LDPC 码的编码器硬件架构,在编码延时保持相同而硬件资源大幅降低的情况下,编码器系统的最高频率达到了225．174 MHz,能满足高速编码需求。     

图形界面操作系统下的寻址方式

本文提出了在图形界面操作系统下保护虚地址的存储器操作数寻址方式。并由此探讨论了它在ＰＣ机上为开发和应用大型软件成为可能的理论依据。     

MCS-51单片机汇编指令的寻址方式的通俗解析

单片机软硬件教学环境不断优化,教学方法不断改革,使学生学习单片机的学习兴趣浓厚,效果比以往大大提高,但高职学生掌握最基本的汇编指令的寻址方式时却不能正确理解,我在教学中用了与现实生活中的事件（给朋友寄快递）作类比的方法取得了较好的效果。     

基于CP1H的SPED指令在音乐播放器的应用

根据PLC脉冲输出指令和算术应用类指令,研究了利用PLC实现音乐播放器功能问题.分析了乐谱音高及音长的编码方法和存储方式,采用PLC间接寻址方式实现音符编码的读取功能,应用算术指令实现解码功能,应用SPED指令实现不同音符的对应频率输出功能,应用PULS指令实现不同音长和节拍的控制功能.     

基于外部RAM的ARM异常程序调试技术

在阐述ARM中异常处理的基本思想以及基于JTAG进行调试的基本原理的基础上,详细分析了目前各种基于外部RAM的ARM异常程序调试技术的原理和特点.通过对比各种调试技术的适用性和优缺点,结合目前嵌人式系统开发过程中常用的ARM芯片和集成开发工具,提出一种新的在外部RAM中调试含有异常处理代码的ARM程序的调试技术,并通过实验验证了其有效性.