PLC在啤酒生产糖化过程中的应用

介绍了OMRON C200H可编程控制器在啤酒生产糖化过程中的应用及系统的硬件、软件设计。     

PLC虚拟数字实验室研究

本项目采用计算机仿真技术,以PLC教育为对象,开发了由虚拟的多种常用PLC系统和多种多媒体图形动画虚拟PLC被控对象组成的PLC虚拟数字实验室系统;提出了解决工程教育中虚拟数字实验室的设计方案,虚拟数字实验室的框架结构、实验环境、实验方法和实验操作步骤.     

SNOW 3G算法和ZUC算法在FPGA上的性能对比

SNOW 3G算法和ZUC算法都是3GPP LTE安全性算法的核心,已成为第四代移动宽带通信加密标准。SNOW 3G算法由于提出时间较早,现已被广泛采用。ZUC算法是我国自主设计的流密码算法,于2011年被采纳为国际加密标准。为了对比两种加密算法在FPGA上的性能,本文在分析两种算法结构的基础上,提出两种算法的FPGA设计方案并实现,使用Modelsim软件进行仿真,将仿真结果与C语言模型对比验证设计的正确性,最后使用QuartusⅡ软件进行综合。仿真和综合的结果表明,ZUC算法的FPGA设计的数据吞吐率小于SNOW 3G算法的FPGA设计,然而前者资源开销仅为后者的1/3,并且在功耗开销方面,对于相同的数据吞吐率,前者比后者小63%。     

基于FPGA的多路视频图像高速同步采集系统

给出了一种能够高速同步采集多路黑白视频信号,采集的精度为８位,采样率为１４．７６８ＭＨｚ．此系统设计以现场可编程门阵ＦＰＧＡ为核心元件,将系统的采样控制逻辑与压缩存储逻辑集成在一块ＦＰＧＡ芯片上,与采用单片机或通用器件实现相比,具有速度快、可靠性高、结构简单、体积小等优点,而且设计周期短、灵活性大,我们已经将其应用在高速高精度的三维净空测量中．     

带DLL反馈的延迟内插法TDC在FPGA上的实现

本文设计了在FPGA上实现的一款带全数字的延时锁定环(DLL)反馈的TDC电路,该TDC采用了延迟内插法延迟链结构.解决了利用FPGA配置电路对FPGA内部开关参数进行高低温(-55~125℃)测试的问题.延迟链选择的是FPGA中快速进位链,在0.18μm工艺FPGA上,分辨率在25℃下能达到167ps.与另外一种在反熔丝结构FPGA上实现的TDC相比,分辨率在0℃,25℃,50℃分别提高了16.8%,16.5%,16.7%.在相同温度下,分辨率的变化基本保持一致,但反熔丝FPGA上的TDC需要对编码链进行反复的调整,而本文的TDC通过DLL锁定就可以完成对延迟链的调整,大大减小了开发和设计的时间和成本.     

线性反馈移位寄存器的改进算法及其电路实现

提出并用电路实现了一种改进的线性反馈移位寄存器(LFSR)算法.改进的算法克服了传统线性反馈移位寄存器产生随机数的速度受字长制约的限制,其电路结构能够快速地产生任意字长的伪随机序列.用现场可编程门阵列(FPGA)实现该结构的结果表明,改进的LFSR算法能极大地提高数据吞吐率,采用改进结构合成的随机序列统计特性好.     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

可编程序控制器教学实验的开发

本文主要介绍作者采用E系列可编程序控制器开发出的几个实验.这些实验包含了可编程序控制器(PLC)最基本功能(逻辑、定时、计数等)的应用.     

图形窗口设计在电气设备CAD中的应用

本文介绍了采用ＤＣＬ对话控制语言编写，并由ＡＤＳ驱动程序驱动的图形窗口式文本输入对话框在电气成套控制设备ＣＡＤ中的应用。     

在系统可编程模拟电路及其编程实现

ispPAC的出现，改变了传统的模拟电路的设计思想，它具有在系统可编程的特点，无需外围元器件可以灵活地实现信号放大、滤波、D／A转换．利用它设计电路方便、快捷，一片ispPAC芯片可以反复使用10000次，同时还可以将设计的电路加密保护．