全文获取类型
收费全文 | 130篇 |
免费 | 3篇 |
国内免费 | 4篇 |
专业分类
系统科学 | 4篇 |
丛书文集 | 3篇 |
现状及发展 | 1篇 |
综合类 | 129篇 |
出版年
2021年 | 1篇 |
2020年 | 1篇 |
2019年 | 1篇 |
2018年 | 2篇 |
2016年 | 2篇 |
2015年 | 2篇 |
2014年 | 5篇 |
2013年 | 2篇 |
2012年 | 4篇 |
2011年 | 11篇 |
2010年 | 6篇 |
2009年 | 10篇 |
2008年 | 7篇 |
2007年 | 12篇 |
2006年 | 11篇 |
2005年 | 16篇 |
2004年 | 9篇 |
2003年 | 6篇 |
2002年 | 6篇 |
2001年 | 2篇 |
2000年 | 3篇 |
1999年 | 3篇 |
1998年 | 4篇 |
1997年 | 1篇 |
1995年 | 1篇 |
1994年 | 2篇 |
1993年 | 1篇 |
1992年 | 2篇 |
1990年 | 2篇 |
1989年 | 2篇 |
排序方式: 共有137条查询结果,搜索用时 343 毫秒
61.
自混合激光多普勒测速(laser Doppler velocimetry,LDV)精度与激光器模式、多普勒信号频率展宽、激光器前腔镜到反射面距离(外腔长)的变化范围以及速度的动态范围等因素密切相关,研究结果表明,采用新型小功率单模垂直腔表面发射激光器(vertical-cavity surface-emitting laser,VCSEL)和模拟差频锁相技术,在外腔长度为30 mm±1 mm,速度范围为30~480 mm/s,采样时间为0.1 s的条件下,测速精度优于1%,重复精度优于0.2%,具有测速精度高、动态范围大、成本低等特点. 相似文献
62.
基于锁相环的单片机控制可控硅整流触发器 总被引:3,自引:0,他引:3
介绍了一种利用MCS-51系列单片机控制的控制角可调整的三相全控桥可控硅整流触发器.采用锁相环技术实现触发脉冲与电源信号的同步,提高了触发器的抗干扰能力,改善了三相触发脉冲的对称性.由软件控制可产生不同控制角的6组触发脉冲,且电路易于实现,成本低. 相似文献
63.
吕宏强 《宝鸡文理学院学报(自然科学版)》2002,22(3):217-218,231
以单片机为核心,读出即时时钟芯片中的时间数据,构成典型的数字时钟;利用锁相环技术,将广播电台的对时信号分离出来,供单片机自动调校数字钟表的走时. 相似文献
64.
童雅月 《河海大学常州分校学报》1995,(4)
大规模集成电路和高速数字电路的不断发展,使得频率合成器迅速地被广泛应用.本文就目前无线通信机中的频率合成器作一介绍.并就其典型应用给出框图. 相似文献
65.
介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。 相似文献
66.
67.
本文报告了研制一种快速跳频销相频率合成器的技术路线和结果。该合成器采用程控时分复用小数分频锁相技术,解决了快速跳频频率合成中的诸多固难。测试结果表明,该频率合成器可适用于快速跳频通信系统。 相似文献
68.
三相光伏发电系统瞬时电流控制及其孤岛检测技术 总被引:1,自引:0,他引:1
以三相光伏并网系统为对象,研究了一种逆变器瞬时电流控制策略以及基于功率解耦控制和新型锁相环的孤岛检测方法.基于逆变器参数的瞬时电流控制作为内环控制器可以实现准确快速的电流跟踪,有功无功电流解耦控制作为外环控制器用来稳定逆变器直流电压稳定以及实现并网功率输出.还设计了一种基于无功-频率关系的锁相环,将该锁相频率作为正反馈... 相似文献
69.
高性能的锁相环芯片,是当今通信领域研究的一个重点.通过改进普通型电荷泵锁相环电路模块,设计出一种带有共源共栅电流源的差分型电荷泵锁相环,使之有效地控制时钟馈通、电流不匹配、电荷注入和电荷共享等非理想效应,保证电荷泵的充放电速度更快、抖动更低.仿真结果表明,该设计实现了快锁低抖特性. 相似文献
70.
设计了一种应用于FPGA时钟管理的可变带宽锁相环.该锁相环采用开关电容滤波器实现可变电阻滤波功能,用反比N电流镜(N为反馈分频系数)来为电荷泵提供偏置,使电荷泵电流与偏置电路电流成1/N的比例关系.本文还提出了用虚拟开关减少了开关两端电压的非理想电荷效应,并设计了一种5级延时单元组成的环形压控振荡器,显著提升了输出频率范围.该锁相环实现了环路带宽与输入频率比值固定,从而使环路带宽能够自动跟随输入频率在较宽范围内变化,保证了其稳定性.本文采用CMOS 65nm数字工艺流片,电源电压为1.2V,作为时钟管理单元IP核嵌入于复旦大学自主研发的FDP5FPGA芯片中.测试表明,本文设计的PLL环路带宽在0.7MHz到13.4MHz能够跟随输入频率在18~252MHz范围内变化,输入频率与环路带宽比值近似为20,产生762MHz~1.7GHz的宽范围输出时钟,阻尼因子均方差不超过8%. 相似文献