一种应用于射频接收机的电流舵电荷泵设计

电荷泵锁相环(charge pump phase-locked loop, CPPLL)作为频率合成器(frequency synthesizer, FS),广泛应用于接收机中来提供低杂散、低噪声、高频谱纯度的本振(local oscillator, LO)信号。电荷泵(charge pump, CP)作为关键模块之一,其存在的非理想效应以及失配会带来更高相位噪声影响锁相环(phase-locked loop, PLL)频率综合器输出本振的频谱纯度。基于台积电(Taiwan semiconductor manufacturing company,TSMC ) 0.18 μm CMOS工艺,采用电流舵电荷泵结构并加入泄漏电流模块设计了一款低电流失配率、低相位噪声的电荷泵电路,较好地克服了传统电荷泵所存在的非理想效应,使整个电荷泵电路的相位噪声保持在较低的水平。利用Cadence Spectre对电荷泵的整体性能进行仿真。仿真结果表明,供电电压为1.8 V时,电荷泵电流为31.71 μA,最大相位噪声为-230 dBc/Hz,在0.4~1.4 V输出电压范围内最大电流失配率仅有0.22%。     

吞除脉冲式数字锁相频率合成器的设计

文章介绍了通信系统中的吞除脉冲技术,然后分析了专用数字集成锁相频率合成器MC145152-2芯片的结构特点及应用原理,最后详细介绍了一种用MC145152-2芯片配合外置分频器MC12018构成吞除脉冲式数字锁相频率合成器电路的设计方法.     

锁相调频环路性能分析

详细分析了三种锁相调频方式的环路响应及环路稳定性。分析表明，在三种调频方式下，环路对输入相位谱均呈低通特性，而对调制信号在不同方式下有不同响应特性。     

锁相环用CMOS鉴频鉴相器及电荷泵的实现

锁相环(PLL)是一个闭环相位自动控制系统，能够利用一个精确且稳定的频率产生一系列频率准确的信号，为系统内部的其它模块提供稳定的高频时钟．鉴相器是锁相环路中不可缺少的重要组成部分，为了改善传统鉴相器捕获范围小、捕获时间长的问题，本介绍一种增加频率检测的鉴相器及电荷泵的设计方法。     

用一个8031控制双调谐数字彩色电视机

提供使用一个中央控制器控制双高频调谐器数字电视机的设计方案．它采用新型ＰＬＬ内藏式电子调谐器作高频调谐，以通用芯片８０３１代替专用芯片ＣＣＵ来设计硬件控制系统．着重阐述中央控制单元及控制电路和电子调谐器．     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

试论DDS技术在无线电罗盘中的应用

介绍了DDS的工作原理以及基于DDS原理的无线电罗盘数字频率合成器实现的设想。     

一种调频发射机数字显示器的设计方法

基于一般调频发射机数字显示器的设计,本设计在硬件和软件上都进行了改良,并通过了实验室仿真和实践检验:硬件上,利用最新的PLL(Phase-Locked Loop)锁相技术,确保无频率漂移现象产生;还采用单键盘步进操作,使用骤简单易行。软件上,所有运算均采用整数运算,比一般的浮点运算稳定可靠;所有频率数据均列表存储,可直接调用,大大节省了运算时间。     

全固态高频感应电源的研究

对高频感应加热电源的逆变器的拓扑结构及其驱动控制电路、功率调整电路及其控制电路、保护电路等进行了分析设计,采用锁相环技术自动进行频率跟踪,使整机能高效率的工作;制作了2KVA/100KHz用于蒸镀法的电源,文中给出了部分具体电路和输出波形.     

用PLL实现心电图机的走纸控速电路

阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高.