基于Nios II的多路高速数据采集存储系统的实现

为了解决多路高速数据的采集与存储问题, 提出基于FPGA(Field Programmable Gate Array)和Nios II软核技术的设计实现方法。将采集的数据和FPGA 的配置数据共享配置存储器空间, 可以节省额外的存储器件,降低系统成本。实验中以EP2C35F672C8 为控制核心、AD7980 为模数转换器、EPCS64 为存储介质, 实现了15 路模拟信号的完全并行采集。该系统可实现对多路ADC(Analog-to-Digital Converter)的并行控制, 从而实现多路信号的并行高速采集。由于采用了软核技术, 使系统具有很高的灵活性和可扩展性。实验结果表明, 此设计为要求成本低、系统升级频繁的工程提供了新的思路。     

基于NiosⅡ系统的PWM单组件多路信号输出

在LED智能灯控系统中,用以控制灰度的多路独立PWM信号输出模块是必需的,利用NiosⅡ软核方案来实现该模块,高效快捷,集成度高,鲁棒性好,但需植入很多单信号输出PWM组件,由此造成系统芯片硬件资源的浪费,若对既有的单PWM信号输出设计文件进行修改,生成多路输出的PWM片内外设组件,之后再以Avalon总线规范将其和其他组件一起植入NiosII系统．配置生成硬件系统,在相同功能的情况下,可以节约很多硬件资源,实现对系统的极大优化．     

基于NiosⅡ软核的网络化病人监护系统设计

介绍了利用32位NiosⅡ软核处理器和FPGA芯片来实现网络化病人生理参数监护系统的方法,讨论了硬件系统的基本构成、操作系统移植以及系统软件部分的设计问题。     

基于SOPC的波形发生器的实验设计

以Altera公司的DE2实验板作为硬件平台,采用SOPC嵌入式系统设计技术,基于QuartusⅡ软件,设计并开发了一个能够产生正弦波、方波、三角波,且频率、幅值在一定范围内可调的波形发生器实验。完成了SOPC片上系统及片外信号处理电路的构建,用VerilogHDL设计了DDS模块,用C语言程序进行波形参数的读取及显示。该实验涉及硬件描述语言逻辑电路设计、微机系统构成、硬件电路设计及C语言编程等知识的运用,知识综合性强,设计技术新、难度大,对提高学生的知识综合运用能力、动手能力和创新能力具有重要的促进作用。     

基于FPGA的AES算法硬盘加密卡的实现研究

提出了基于FPGA对IDE硬盘数据进行AES加解密的实现方案,重点对加密卡的核心模块进行了分析和设计;采用了基于NiosII处理器的专门用于硬盘的密钥管理方法,更加有效地对硬盘数据进行保护;时序仿真验证了该硬盘加解密设计方案的可行性.     

嵌入式系统与Nios

随着信息化技术的发展和数字化产品的普及,以计算机技术、芯片技术和软件技术为核心的嵌入式系统开发再度成为国内当前研究的热点.论述了嵌入式系统的体系结构及开发流程,针对目前越来越多的基于Nios的系统开发,分析了新一代Nios内核处理器的结构特点.