全文获取类型
收费全文 | 263篇 |
免费 | 12篇 |
国内免费 | 8篇 |
专业分类
系统科学 | 24篇 |
丛书文集 | 12篇 |
现状及发展 | 2篇 |
综合类 | 245篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2022年 | 2篇 |
2021年 | 4篇 |
2020年 | 6篇 |
2019年 | 6篇 |
2018年 | 4篇 |
2017年 | 3篇 |
2015年 | 9篇 |
2014年 | 15篇 |
2013年 | 14篇 |
2012年 | 12篇 |
2011年 | 25篇 |
2010年 | 21篇 |
2009年 | 17篇 |
2008年 | 21篇 |
2007年 | 26篇 |
2006年 | 22篇 |
2005年 | 20篇 |
2004年 | 10篇 |
2003年 | 12篇 |
2002年 | 12篇 |
2001年 | 5篇 |
2000年 | 2篇 |
1999年 | 2篇 |
1998年 | 2篇 |
1997年 | 1篇 |
1996年 | 2篇 |
1990年 | 4篇 |
排序方式: 共有283条查询结果,搜索用时 6 毫秒
41.
董玉萍 《暨南大学学报(自然科学与医学版)》2005,26(3):449-454
介绍了一种在CPLD器件上模拟实现I^2C总线时序的方法,提出了有关设计思路和注意要点,并给出了部分程序和仿真结果。 相似文献
42.
在RSA加密算法的硬件设计中,大素数的生成极为关键.为了提高RSA算法中大素数的生成效率,在传统筛法的基础上,提出了一种能自动生成确定性大素数的硬件实现算法-循环迭代法.该算法的硬件实现采用状态机架构,使用VerilogHDL语言描述,并通过Modelsim仿真.实验结果表明,使用该方法生成素数序列,具有快速准确、高效、易于硬件实现的特点,为RSA算法的使用提供了极大的便利. 相似文献
43.
有限状态机的行为阶段聚类及其对测试的应用 总被引:2,自引:0,他引:2
提出了有限状态机的行为阶段和行为阶段聚类的新概念, 它是介于有限状态机的行为级描述和低层描述(状态表或状态图)之间的一种新的抽象级别. 给定一个有限状态机的低层描述, 可以对它的状态按某种规则进行聚类来简化对有限状态机的分析. 给定一个有限状态机的行为描述, 可以直接从中提取行为阶段, 并通过对行为阶段进行聚类来分析它的功能. 详细阐述了对状态或者行为阶段进行聚类的理论和方法. 行为阶段聚类描述可以应用于对有限状态机的功能分析、验证和测试中. 作为行为阶段聚类描述的一种应用, 建立了一种用于测试产生的新的故障模型——行为阶段转换故障模型, 并利用对行为阶段的聚类来加速基于此故障模型的测试产生, 实现了一个寄存器传输级的自动测试产生系统ATCLUB. 实验结果表明, ATCLUB与其他测试产生系统相比有很高的效率, 并且能够产生相当短的测试序列, 以达到对电路门级固定型故障的较高的覆盖率. 相似文献
44.
基于FPGA的全帧紫外CCD驱动时序设计 总被引:1,自引:0,他引:1
文章介绍了槟松紫外全帧背照式面阵CCD(S7171 0909)的结构和工作特点,分析了该芯片驱动时序要求;采用可编程逻辑器件EP2C8作为硬件平台,在Quartus Ⅱ 9.1软件环境下,用基于状态机的算法对时序电路进行了描述,设计产生了芯片正常工作所需的时序脉冲信号,并选用EL7202作为CCD驱动器对时钟脉冲进行功率放大.调用第三方软件进行仿真,并给出实际工作输出波形,结果表明,设计的时序电路满足CCD对各驱动信号的要求. 相似文献
45.
46.
为解决多自动运输引导车(AGV)在实际物流中易发生冲突、堵塞的问题,提出一种基于有限状态机模型的实时路径规划方法.通过A*算法对自动导引运输车系统(AGVS)进行预路径规划,以工作路径长度作为适应度函数,对不同任务的AGV进行优先级分配;然后,引入有限状态机的模型,动态地对不同任务的AGV进行协同控制.若AGV之间存在路径冲突点,通过去交叉法,在优先级低的AGV中暂设冲突节点为障碍物状态.对优先级低的AGV重新进行路径规划,优先级高的AGV继续运行,实现AGVS的无冲突发生.仿真结果表明:该方法在保证工作路径是最优的同时,能有效地避免AGV在物流运输中的碰撞,实现系统调度过程中无冲突的发生,提高系统的效率. 相似文献
47.
通过嵌入式实时操作系统(VxWorks),实现了视频监控系统的解决方案.研究了在VxWorks系统下实现设备和数据通信的关键技术和相应机制,并采用有限状态机(FSM)解决了串行数据通信的帧同步.文中重点分析了采用计数器信号量解决多进程同步通信,即生产者-消费者问题.本文的方案可以推广到串行设备以外的其它通信机制. 相似文献
48.
针对多个物理层传输芯片(PHY)、单ATM层的应用情况,分析了Utop ia level 2接口时序,基于现场可编程门阵列(FPGA)设计并实现了轮询机制的Utop ia接口逻辑,给出了时序仿真结果。设计了一种ATM同高层协议的接口逻辑并给出了进一步减小轮询操作开销的方法。同传统单端口模式相比,节约了75%的逻辑资源和引脚。测试结果表明,4个物理层单元能以155 Mbps的速度双向并行通信,可为模块化设计提供参考。 相似文献
49.
50.
UIO序列的启发式算法 总被引:1,自引:0,他引:1
UIO序列是对有限状态机进行功能测试的有效手段 ,在 VLSI设计、通信协议等时序系统中有很强的实际应用背景。文章基于可区分状态组这一概念设计了一个搜索算法 ,进一步利用搜索信息建立了一个基于“小于”关系的启发策略 ,有效的剪枝策略的设计将尽可能消除没有意义的搜索分枝 ,新设计出的多路 OPEN/CLOSED表存储机制也加快了相关的判别和处理过程。这些措施改进了搜索过程 ,减少了搜索信息的产生 ,提高了搜索速度。该算法与以往的算法相比 ,在时间和空间两方面都得到了很大改进。 相似文献