首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   1665篇
  免费   24篇
  国内免费   53篇
系统科学   20篇
丛书文集   48篇
教育与普及   126篇
理论与方法论   24篇
现状及发展   34篇
研究方法   1篇
综合类   1489篇
  2024年   5篇
  2023年   12篇
  2022年   16篇
  2021年   18篇
  2020年   22篇
  2019年   17篇
  2018年   16篇
  2017年   14篇
  2016年   18篇
  2015年   24篇
  2014年   69篇
  2013年   69篇
  2012年   60篇
  2011年   97篇
  2010年   99篇
  2009年   115篇
  2008年   116篇
  2007年   141篇
  2006年   113篇
  2005年   135篇
  2004年   104篇
  2003年   95篇
  2002年   84篇
  2001年   93篇
  2000年   49篇
  1999年   42篇
  1998年   24篇
  1997年   24篇
  1996年   12篇
  1995年   7篇
  1994年   5篇
  1993年   6篇
  1992年   1篇
  1991年   8篇
  1990年   3篇
  1988年   6篇
  1987年   3篇
排序方式: 共有1742条查询结果,搜索用时 0 毫秒
51.
高技术芯片的研究制造和开发技术长期以来一直是世界各发达国家竞争的焦点之一.高技术芯片是计算机产业的核心技术,同时也是其他高科技电子产品中必不可少的极为重要的电子元器件.其性能和质量将直接影响到电脑和电子产品的性能和其他要素.高技术芯片的小型化、低能耗、高精确性、高可靠性以及新型制造技术是高技术芯片发展的关键技术,在当今世界可以这样说,高技术芯片技术已经成为衡量一个国家综合国力和科研技术水平的一个非常重要的标准.因此,许多国家在发展其他高新技术的同时,十分注重高技术芯片的研制和开发工作,例如美国、日本等科技发达国家把发展高技术芯片列为主要高技术发展对象,在该领域内取得了很大的进展并占据领先地位.  相似文献   
52.
多芯片组件传输线的建模与模拟   总被引:1,自引:0,他引:1  
建立了一种用于多芯片组件传输线建模与模拟的新方法RET,能快速而有效地计算出单根和耦合有耗传输线的瞬态响应。RET通过把传输函数的倒数展开麦克劳林级数,进而用一个低阶系统来逼近传输线互连系统。  相似文献   
53.
54.
55.
随着计算机的发展,多媒体已被逐渐普及。CS4231是广泛用于声卡的一种集成芯片。它具有声卡的基本功能[l]:ADC和DAC,模拟混合抗混叠重构滤波器,A律和U律编码可选,实时录放和并行总线接口。5个模拟输入,其中3个经多路选择送入ADC。线路输入、2个辅助输入和单声道输入通过各自音量控制与DAC输出混合。CS4231支持多种数据格式:8位、16位线性编码,8位扩展编码4位ADPCM压缩编码等[2]。CS4231有68脚PLCC和100脚TQFP两种封装。内部结构框图如下图所示。CS4231内部结构图CS4231有2种工作模式:模式1和模式2。模式1与CS42…  相似文献   
56.
57.
随着国内基础软件研究的兴起,开源实时系统 uTenux 开始逐渐应用于控制领域。基于 Ateml 控制芯片 ATSAM3X4E 的特点,以芯片时钟和 UART 接口为主,介绍了 uTenux 系统的移植要点。通过消息通信机制对移植后的实时系统进行验证,结果表明移植后的 uTenux 系统可在 ATSAM3X4E 芯片上连续稳定的运行。  相似文献   
58.
介绍步进电机驱动器的一种设计方法。设计时将LM331芯片接成电压/频率(V/F)转换方式,将输入控制电压转换成一定宽度的脉冲信号。方向控制信号由电压比较电路生成。PMM8713为集成脉冲分配芯片,可将输入脉冲信号分配成一定相序的控制各相通断的脉冲信号。功率驱动部分采用串联电阻电压驱动。  相似文献   
59.
DNA芯片技术是近年来生命科学与信息科学的新兴研究领域,其突出特点在于它的高度并行性、多样化、微型化以及自动化.最短公共超串问题是计算机科学中的NP-完全问题.笔者在DNA计算和DNA芯片基础上,提出了基于DNA芯片解决最短公共超串问题的DNA计算新模型.该模型可对信息高度并行获取,并且具有操作易自动化的优点.  相似文献   
60.
简要介绍了DVB数字视频广播条件接收系统中通用加扰算法的原理。基于Altera公司StratixⅡ系列的FPGA,底层各模块采用硬件描述语言(Verilog HDL)进行描述,顶层采用原理图设计的方式,设计出采用DVB通用加扰算法的加扰器。利用Quar-tus Ⅱ7.2进行编译、仿真,从对编译及各模块的仿真结果分析,块加密模块与流加密模块的最高时钟频率分别达到229.89MHz与331.27MHz,达到了设计要求。最后在FPGA上测试表明:本设计可以应用于实际TS流的加扰。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号