环Fpm+uFpm上任意长度的负循环码

文章运用有限链环理论,研究了环R=Fpm+uFpm上的任意长度的负循环码,通过环R上线性码的剩余码及挠码给出了环R上长度为1的负循环码及其对偶码的结构,并分别确定了p=2和p>2时自对偶负循环码存在的充分必要条件。     

Turbo译码器低功耗设计

Turbo译码器由于其接近香农极限的优异性能而被现代通信系统所广泛使用。在实际的硬件设计中,考虑到功耗和译码延迟的存在,本文基于TD-SCDMA系统的Turbo译码器,对迭代译码性能进行了仿真,并对通过CRC校验进行找停的机制进行了仿真,对整个TD-SCDMA系统有很大的应用价值。     

表示数构造量子码

在本文中,我们在把对表示数的概念由特征为2的有限域推广到一般特征的有限域上,并且计算了相应情况下的最大表示数,构造出一般特征的有限域上的量子码。     

码长为2~np~s的重根自对偶负循环码

给出了所有Fq上码长为2nps的重根自对偶负循环码和F5上码长为10的重根自对偶负循环码的生成多项式.     

基于熵编码CABAC的信源信道联合解码器

H.264的熵编码都采用基于上下文自适应二进制算术编码（CABAC）,能达到较高的压缩性能,但对信道误码非常敏感.文中提出了一种基于CABAC的算数码变长码联合解码算法,联合信源信道算数码解码之后的信息作为变长码的输入信息,再通过变长码格状图搜索获得最佳的符号序列.同时,在算数码解码部分可以利用变长码的码字结构信息来删除无效搜索路径,提高解码性能.仿真实验表明,该联合迭代解码算法明显优于传统的分离解码器.     

LTE中灵活并行无冲突Turbo码交织器的实现

为了满足LTE标准中Turbo译码器并行高速的译码要求,设计了一种支持并行译码、存储器访问无冲突的交织器结构.通过对交织器计算公式的推导简化,降低了交织器地址计算的复杂度,同时减少了地址计算单元,只需要一个块地址计算单元即可得到所有存储器的块地址值以及置换网络的控制值.该交织器结构能够实时计算交织地址值,同时灵活性非常高,能够支持多种并行度切换的Turbo译码器.设计的结构在SMIC0.13μm工艺下完成综合,面积为0.023mm2,等效门数为4.5k,最高时钟频率为315MHz.     

对基于复数旋转码的(k,n)-秘密共享方案的扩展与改进

在秘密共享方案中,存在欺骗者提供伪造分存参与秘密重构的行为,欺骗者可得到秘密而其他诚实参与者可能得不到秘密.靳蕃利用复数旋转码构造了(k,n)-秘密共享方案,分析靳蕃构造的基于复数旋转码的(k,n)-秘密共享方案,利用复数旋转码的性质对其进行防欺骗扩展———在分发过程中,计算一个检验值,利用该检验值进行欺骗检测与识别,使其可识别任意数目的欺骗者.改进靳蕃的(k,n)-秘密共享方案的重构算法,使其重构一个秘密码元的计算次数从2(p-1)次XOR运算减少到(p+1)+(p-1)/p2次XOR运算.     

基于FPGA的准循环LDPC码低时延译码器设计

针对准循环低密度奇偶校验码(LDPC码),提出一种基于FPGA的低延时译码器硬件实现结构. 该译码器基于最小和译码算法,充分利用FPGA的RAM存储结构及流水线运算方式提高译码吞吐量,降低译码时延. 该结构适用于大部分准循环LDPC码,且译码迭代一次只需约2倍缩放因子大小的时钟数量. 与非流水线译码结构相比,在不增加资源占有率的情况下,译码时延降低到原来的1/7.      

伪码信号识别和干扰的研究

伪码具有抗干扰能力强的特点势必会在诸多领域得到广泛应用,因此研究如何有效的识别和干抚该制导信号十分必要.本文首先给出了伪码产生的机理及特性,然后利用伪码的均衡性、游程分布和自相关等特性识别伪码激光制导信号码元宽度和周期,最后研究了误码和延迟误差对干扰效果产生的影响,分析了上述影响因素产生的原因并给出了相应的减少方法.