基于FPGA的微型打印机驱动电路和程序设计

介绍了利用FPGA来驱动TP UP—SF系列高速微型打印机．关键是对打印机并行接口各信号的工作时序进行控制．所有功能全部用硬件描述语言VHDL编程实现并下载到Xilinx公司的SpartanⅡ系列的XC2S2005PQ—208目标芯片上调试通过，证明该方法行之有效．完全可以取代传统的利用单片机来驱动微型打印机，且抗干扰性好，可靠性高。     

基于EDA技术的继电控制回路设计

指出了机电设备常见电气继电控制在使用中的不足，阐述了在继电控制回路的开发设计中运用EDA技术的可行性，介绍了用VHDL语言设计单片控制系统的方法，给出了电机周期性正反转运行的VHDL设计程序和仿真波形图．仿真结果证明了这种设计方法的正确性．这种设计理念对传统电气继电控制的设计是一种挑战．     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

Apolipoprotein M affecting lipid metabolism or just catching a ride with lipoproteins in the circulation?

Apolipoprotein M (apoM) is a novel apolipoprotein found mainly in high-density lipoproteins (HDL). Its function is yet to be defined. ApoM (25 kDa) has a typical lipocalin ?-barrel fold and a hydrophobic pocket. Retinoids bind apoM but with low affinity and may not be the natural ligands. ApoM retains its signal peptide, which serves as a hydrophobic anchor to the lipoproteins. This prevents apoM from being lost in the urine. Approximately 5% of HDL carries an apoM molecule. ApoM in plasma (1 μM) correlates strongly with both low-density lipoprotein (LDL) and HDL cholesterol, suggesting a link to cholesterol metabolism. However, in casecontrol studies, apoM levels in patients with coronary heart disease (CHD) and controls were similar, suggesting apoM levels not to affect the risk for CHD in humans. Experiments in transgenic mice suggested apoM to have antiatherogenic properties; possible mechanisms include increased formation of pre-? HDL, enhanced cholesterol mobilization from foam cells, and increased antioxidant properties. Received 28 November 2008; received after revision 15 December 2008; accepted 16 December 2008     

PLI-CRC校验码在EoS封装技术中的实现

EoS( Ethernet over SDH)技术结合了SDH和以太网两者的优势,实现了以太网数据在SDH上传输.针对硬件资源优化及EoS系统中数据帧长PLI的CRC-16校验码算法特点,提出基于FPGA的改进实现方法,通过电路仿真与综合结果表明,该方法实现了对高速并行化数据传输的有效保护,在资源消耗、实现效率两方面都取得了较好效果.     

基于EDA工具的数字电子系统设计

介绍了基于 EDA工具的硬件电子系统的设计方法 ,并针对特定的在系统可编程 CPL D器件 isp L SI10 16目标芯片描述了自动洗衣机模拟控制器的程序设计步骤 ,给出了 HDL程序代码     

基于VHDL逻辑电路设计与应用

随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。     

基于FPGA的E2PROM读写控制设计及实现

介绍了12C总线的工作原理以及时序要求．利用FPGA强大的逻辑控制功能和VHDL语言的灵活性，对E^2PROM的I^2C总线控制器进行了设计．采用模块化和状态机相结合的设计方法，给出了各个模块的设计思路．利用QUARTUSⅡ软件对设计程序进行了仿真，并将程序下载到实验开发板上对系统进行了验证，给出了仿真和验证的结果．     

基于DSP和FPGA的实时视频处理平台的设计与实现

基于高速数字信号处理器（DSP）和大规模现场可编程门阵列（FPGA）,成功地研制了小型化、低功耗的实时视频采集、处理和显示平台.其中的DSP负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/解码器进行设置的I2C控制核等.通过增大FIFO位宽、提高传输带宽,降低了占用EMIF总线的时间;利用数字延迟锁相环逻辑,提高了显示接口时序控制精度.系统软件由驱动层、管理层和应用层组成,使得硬件管理与算法程序设计彼此分离,并能协同工作.系统中的图像缓冲区采用了三帧的配置方案,使得该平台最终具有对PAL/NTSC两种制式的全分辨率彩色复合视频信号进行实时采集、显示和处理的能力.     

基于FPGA的高分辨率贝尔CFA插值算法的设计与实现

实现了基于FPGA的双线性CFA插值算法。该算法的处理对象是每个像素为8 bit的XGA@15 Hz的Bayer模板数据,目的是能得到每个像素是24 bit的XGA@15 Hz的彩色图像数据。输入的数据先进入缓存模块,缓存模块是由FPGA内部的双口的RAM构成,从缓存中输出的数据被分成奇行组和偶行组,然后奇行组的数据经选择器进入奇行奇列运算块和奇行偶列运算块,偶行组的数据经选择器进入偶行奇列运算块和偶行偶列运算块,最后在插值控制模块的作用下,各运算块处理的数据经输出选择器输出。