校园网系统平台的选择

对于校园网的建设而言，系统平台的选择是至关重要的，校园网系统平台的选择应能保证校园网络的安全性，可靠性，易用性，先进性与可扩展性，以便建立一个高性能的校园基础网络。     

基于FPGA演化硬件控制模块的设计

简单介绍了演化硬件的概念及工作原理,详细论述了演化硬件中控制模块的设计方法,并给出了控制模块部分VHDL设计程序代码和仿真波形。最后,提出了进一步实现演化电路的研究路线。     

高分辨力雷达导引头可编程FFT处理器设计

高分辨力雷达导引头采用先进的合成孔径雷达(SAR)进行制导,通过对回波数据的大量积累和实时处理来提高雷达的方位分辨力。其中极为关键的部件就是FFT处理器,它的处理速度是整个数字信号处理系统中的重要指标。为了研制这种高速可编程FFT处理器和满足实时处理要求。本文采用两片TMS320C25芯片设计了一种可编程FFT处理器。当运算点数在128点以内(复数数据)时,通过合理地优化可执行程序代码和安排运算数据,其编程可以达到最高的效率,能够在0.5ms完成128复数点FFT运算(全部过程)。实践表明,效果良好。     

网络教学管理系统的设计与实现

以某高校开发的网络教学管理系统为例，阐述了ＮＯＶＥＬＬ网络环境下网络教学管理系统的设计与实现过程，阐述了系统的硬件、软件设计和系统的网络安全措施，重点阐述了系统的网络拓扑结构、目录结构、用户使用权限和数据并发控制的设计，实践证明该系统安全可靠，能够满足用户要求     

基于嵌入式硬件的加密技术研究与实现

目前对加密技术的研究大多局限于软件领域和贵重电子产品,缺点分别是不可靠和成本高。基于嵌入式硬件对电子产品进行加密,可以通过附加外围电路简单而可靠的硬件来实现,同时弥补了这两点不足;这种方案也考虑到尽量降低体积和功耗,尤其适用于便携式电子产品的加密保护,有较好的市场应用前景。     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。     

一种新型的数字电路设计方法

介绍了如何使用HDL语言开发和设计数字的过程和方法，通过具体实例说明该方法同传统设计方法的差别及优势。     

用PLD芯片和AHDL语言进行交通灯控制器设计

交通信号灯控制器是数字电路的经典问题 ,通常的设计方法基于中、小规模集成电路进行 ,电路元件多、接线复杂、故障率高。大规模集成电路的发展、EDA技术的出现 ,使数字电路的设计进入了一个崭新阶段。PL D芯片属于大规模集成电路 ,其种类很多 ,内部结构也不同 ,但共同的特点是体积小、使用方便。文章介绍了用 A HDL 语言设计交通灯控制器的方法 ,并在 MAXPL U S2系统对 PL D芯片进行下载 ,由于生成的是集成化的数字电路 ,没有传统设计中的接线问题 ,所以故障率低、可靠性高 ,而且体积非常小。说明了 EDA技术在数字电路设计中的优越性     

可用于HEVC视频编码器的混合输入DCT变换器设计

离散余弦变换是HEVC中的重要组成模块之一，能够有效提高压缩效率。本文针对帧间预测重构时，随着CTU尺寸的增大和划分层次的增加，完成全部变换块变换所需要的时钟周期显著增多的问题，提出一种既可以实现单一变换块的变换与反变换，又可以对尺寸为32 px*32px基于HEVC四叉树划分的混合块进行变换与反变换的硬件架构.采用多层次蝶形架构与混合矩阵乘法器对混合输入数据进行逐级分解并运算，其数据流动与单一变换块一致。在Altera的Stratix III器件下综合工作频率为189.47 MHz，在Synopsys的SAED 90-nm器件库下用DC综合工作频率为140 MHz，逻辑门数为130K，混合块变换每个时钟始终可以处理32点数据。