类铍离子1s~22s2p ~3P_(0,1)能级之间的磁偶极跃迁

用多组态Dirac-Fock和相对论组态相互作用的扩展优化能级方法,在计算中包含了Breit相互作用,真空极化,自能以及有限核质量修正,计算了核电荷数Z从6到80的类铍离子等电子序列的1s~22s2p ~3P_(0,1)的精细结构能级,磁偶极跃迁几率和振子强度.     

CMOS集成电路闩锁效应的形成机理和对抗措施研究

以反相器电路为例。介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成。这是CMOS集成电路得到广泛应用的根本保障。     

适于MEMS加速度计读出电路带宽可调的低通滤波器

提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100Hz～8kHz。信号频率低于500Hz时选用开关电容低通滤波器,高于500Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素:优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

一种无线传感器网络分布式连续数据采集系统的同步方法

提出多信道多基站架构构建无线传感器网络连续实时数据采集系统.采用异步时钟对命令进行等间隔多次发送以保证命令的可靠传输;通过TDMA和CSMA/CA机制保障数据的实时可靠收集;基于异步时钟采集、多退少补机制以及节点功能单一化技术对采样点的时间间隔抖动进行优化;提出一种灵活轻量型的晶振漂移补偿机制消除分布式采集系统中独立晶...     

双参数形变谐振子的相干态及其完备性

本文给出了ｑｓ－微分和ｑｓ－积分的定义，并利用这些概念给出了双参数形变谐振子相干态完备性的直接证明。     

海底管线涡激振动响应动力特性

海底管线管跨段的涡激振动,尤其是管跨在涡激振动下的频率锁定现象,是引发海底管线断裂失效的主要因素之一．通过对不同尺寸管道在不同流速条件下的漩涡发放频率、结构自振频率以及振幅的测量实验,找出了圆形管道在稳定流中涡激振动的规律,提出了由约化速度来控制涡激振动的方法为了将模型实验结果与理论计算结果进行比较,建立经验参数与不同实验条件下的物理参数之间的关系,利用尾流振子模型方法计算模型的涡激振动动力响应．通过模型实验说明尾流振子模型方法求解管道涡激振动的可行性,计算结果与实验结果吻合较好．     

光电可逆计数器系统的设计

通过对光电可逆计数器系统的研究，分析设计了以CMOS集成电路为基本组成部分，配合光电探测电路，电压放大电路波形整形电路，从而对光信号干涉条纹进行计数，达到高精度测试目的。     

无源射频识别标签整流电路的分析与设计

整流电路的设计是无源射频识别(RFID)标签的关键技术之一.基于两种传统的整流电路,分析影响其输出电压和能量转换效率(PCE)的几个因素,在此基础上提出了一种改进的整流电路.该电路采用栅极交叉连接的结构来消除天线到芯片的阈值电压压降,并通过增加两个MOS管作为开关来抑制芯片到天线的电荷回流.电路的设计仿真结果显示,该整流电路具有较高的输出电压和PCE.     

谐振子与薛定谔相干态及不确定度

薛定谔相干态被定义为其坐标与动量平均值的演化与经典解相同的量子态。证明谐振子的任何状态都是薛定谔相干态。并计算了它们的不确定度,指出最小不确定度的态正是Ｇｌａｕｂｅｒ相干态,同时证明了对非谐振子一般不存在薛定谔相干态。