混沌噪声与白噪声对Van der Pol振荡器相位噪声的影响

从描述振荡器的非线性微分方程出发,提出将噪声作为非线性微分方程的一项,通过建立随机非线性微分方程来分析振荡器的相位噪声.并用这种方法,在相同强度下,针对分别为白噪声和混沌噪声的情形,分析了Van der Pol振荡器产生的相位噪声,发现混沌噪声产生的相位噪声要远大于白噪声所产生的相位噪声.通过分析其原因,提出了一些低相位噪声振荡器设计所应考虑的问题.     

Control of the carrier-envelope phases of a synchronously pumped femtosecond optical parametric oscillator and its applications

The intrinsic synchronization, multi-color outputs and related carrier-envelope phases （CEP） among pulses bring advantages to synchronously pumped femtosecond optical parametric oscillators and the pumping sources for broadband frequency comb generation and ultrashort waveform coherent syn-thesis. In this paper, we discuss our latest research results in this field, which cover the following as-pects： the phase relationship and energy conservation law in an OPO and related experimental verifi-cation; control of the pumping Ti-sapphire femtosecond laser＇s CEP by self-referencing technology, and its repetition-rate locking by piezoelectric transducer （PZT）; CEP locking of the pulses from the OPO by beating the non-phase-matched visible outputs against pump supercontinuum to obtain a driving signal for a fast PZT on the OPO end mirror; the generation of a broadband frequency comb spanning from 400 nm to 2.4 μm with 1.2 kHz bandwidth; and the realization of coherent interference between phase controlled pump pulses and signal second harmonic pulses.     

基于FPGA的全数字锁相环性能改进的设计

简单介绍了全数字锁相环(ADPLL)的工作原理,详细论述了一种可增大全数字锁相环同步范围的数控振荡器的设计方法,并给出了部分VHDL设计程序代码和仿真波形.在此数控振荡器的设计中引入了翻转触发器的概念,并通过改变翻转触发器的动作特点,使得数控振荡器的输出频率提高,以达到增大全数字锁相环同步范围的目的.     

采用阶段控制技术的DC/DC开关电源软启动电路

设计了一种采用阶段控制技术实现的软启动电路,该电路消除了软启动过程中出现的浪涌电流,同时避免了传统软启动电路在软启动结束时出现的过冲现象.该电路可以完全集成在DC/DC开关电源管理芯片中,避免额外电容而占用过多面积和增加功耗.通过Hspice电路仿真,对于输入电压为5 V,输出电压为2.5 V的Buck型开关电源系统,利用该软启动电路,输出电压近似以1.9 mV/μs速度平稳上升,同时电感电流在第一阶段控制在5 A以内,第二阶段近似以3.75 mA/μs平稳上升,符合设计指标.     

“浦江一号”在沪研制成功

新一代高性能GPS芯片组“浦江之星”日前在沪研制成功。作为国家科技部、上海市科委、上海市经委及浦东新区重点支持的高科技项目,由那微微电子科技（上海）有限公司研制的“浦江之星”采用了先进的低功耗CMOS 0．13微米制程工艺．拥有强劲的GPS引擎,高度集成逾40万门相关器,拥有多达32路捕获通道和48路跟踪通道,可以实现1秒以内的快速捕获,捕获灵敏度在-145dBm以上．首次定位时间（TTFF）均值小于30秒。     

CMOS电路锁定失效的一般性防止措施研究

CMOS电路是一个具有良好特性的电路结构,但是在实际应用中常出现锁定失效的现象,容易对产品功能和电路造成危害。针对这个问题,本文对产生这种锁定失效现象的产生原因和条件进行了分析,提出了一系列有效可行的防止措施,对解决锁定失效问题和提高CMOS电路的设计应用具有很强的针对性。     

无线传感网射频芯片中4.8GHz低功耗压控振荡器设计

为满足无线传感网射频收发芯片中频率综合器的应用需求,采用TSMC 0.18 μm RF CMOS工艺设计并实现了一个4.8 GHz低功耗LC压控振荡器.电路核心采用电流源偏置的互补差分负阻LC振荡器结构以及3 bit开关电容阵列,输出采用共源级缓冲.给出了电路设计,对噪声抑制进行了分析,并在Cadence环境下完成了版...     

作为世界文学研究的美国华裔英语文学批评

在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm.     

CMOS参数保护的硬件措施

CMOS参数的恶意修改是机房管理的一大公害，本文提出了保护CMOS参数的两种硬件方法，给出了教学用机改进设计的具体措施。     

可用于快速稳定PLL的低时钟抖动VCO设计

设计了一种基于电流控制逻辑（CSL）架构的650MHz环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,加了一个电压增益较大的放大器构成有源负反馈以提高抗电源噪声的能力.同时也提出了一种阻尼因子控制电路结构,使该VCO可用于快速稳定的锁相环(PLL).该VCO采用和舰0.18μm双阱CMOS工艺仿真,在频率为20MHz、峰—峰值为200mV的高频电源噪声下,其峰-峰抖动和RMS抖动分别为22.649ps和7.793ps。该VCO输出频率为650MHz,占空比约为52%,增益(Kvco)为925.88MHz/V,线性度良好,在1.8V的直流电源下功耗约为0.7mw。