用于CMOS图像器件的超分辨率算法研究

提出一种基于CMOS图像器件的超分辨率图像合成算法,该方法将4幅沿水平、垂直及对角线方向错位获取的CMOS图像重新组合,得到一幅重建的新图像.对重建图像的像素灰度进行了理论分析和计算,求出了重建超分辨率图像的算法.结果表明,在不提高CMOS工艺水平的条件下,该算法能将重建的CMOS图像的分辨率提高到原图像的2×2倍.实现了CMOS图像器件的超分辨率图像合成算法.对该算法进行了计算机仿真,结果同理论分析计算的结果完全一致,证明了所提出的CMOS图像器件超分辨率算法是正确的.     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

应用Matlab图像处理技术的位相物体的位相测量

组建了一种实用的测量相位物体相位的系统,主要介绍其系统结构、基于LabView平台的硬件组件的连接、软件部分的图像处理算法的设计,并将其应用于位相光栅相位的定量检测.实验结果表明:该测量系统结构简单、重复性好、稳定性高、数据采集自动化,能较好的再现位相光栅的结构,并得到相位光栅相位分布假彩色图、灰度图及三维分布图.对相位物体的相位以及其它光学参数如厚度、折射率的测量具有一定的应用价值.     

一种两级CMOS运算放大器电源抑制比提高技术(英文)

在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR。该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR。采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20dB以上。     

A wideband CMOS variable gain low noise amplifier

In this paper, a novel structure of linear-in-dB gain control is introduced. Based on this structure, a wideband variable gain low noise amplifier (VGLNA) has been designed and implemented in 0.18μm RF CMOS technology. The measured results show a good linear-in-dB gain control characteristic with 15 dB dynamic range. It can operate in the frequency range of MHz and consumes 30mW from 1.8V power supply. The minimum noise figure is 4.1 dB at the 48～860 maximum gain and the input P1dB is greater than -16.5dBm.     

基于遗传算法的组合电路最大功耗估计

用遗传算法来选择具有高功耗的输入模型,对电路进行仿真,实现组合电路的最大功耗估算。同时给出了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS85基准电路的仿真表明,该方法在大规模门数时具有明显的优势,估算精度较高,且计算时间基本上电路逻辑门的线性关系。     

采用电容耦合的能量回收电路

为了提高能量回收电路的效率,提出了能量回收电容耦合逻辑电路。该电路的非绝热损失与门的复杂度和负载均无关,其大小只决定于电路中逻辑门的数目。利用电容耦合,而不是开关逻辑网络进行逻辑求值,相对减小了导通电阻和绝热损失。该电路在电路形式上降低了功耗,在结构设计中,采取阈值逻辑结构,使功耗和性能优化。基于TSMC0.35μm工艺,设计了4位加法器,并和4位的2N-2N2P加法器、静态CMOS加法器进行比较。Hspice仿真表明:该电路电路功耗只有2N-2N2P的46%,静态CMOS的20%~31%。该电路与传统的CMOS电路比较,能耗大大降低。     

基于DSP的数据采集与处理系统的设计

构建了一种基于DSP的数据采集和处理系统,介绍了系统硬件和软件设计方案,着重讲述了TMS320F2812型DSP在数据处理中的作用,设计实现了FIR滤波器和FFT算法。该系统通用性好,可靠性高,实时性强,可以实现快速的测量和传输。     

基于CPLD的CMOS图像传感器的驱动电路设计

在分析CYPRESS公司的IBIS5-A-1300-CMOS驱动时序的基础上,设计了多斜率积分的驱动时序发生器。选用复杂可编程器件（CPLD）作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述。采用QuartusⅡ5．0软件对所做的设计进行了功能仿真,针对ALTERA公司的CPLD器件MAXⅡEPM570T144C3进行适配。系统测试结果表明,所设计的驱动时序发生器满足CMOS相机驱动要求,而且在同步快门下还能调节积分时间。     

高频低压Rail-to-Rail CMOS功率输出级

提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0．25μm工艺,用SPECTRE对其进行了仿真：供电为3．3V单电源,在频率为10MHz时,其输出阻抗为0．8n,静态功耗为20mW;当输入正弦信号的频率为10MHz,峰一峰值为2．7V,所接负载为50n时,其输出失真小于-53dB;它可以工作在50MHz以上。