一种用于CMOS图像传感器的10位高速列级ADC

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍.     

智能型轮毂形位检测系统的设计与实现

针对传统的轮毂形位检测采用直接接触式测量存在测量功能单一、效率和精度较低、测量工具复杂等缺点,提出一种基于CMOS成像和计算机图像处理技术的智能型轮毂形位检测系统,在此基础上可实现轮毂形位参数的非接触、自动化测量.     

基于DSP的号码图像实时采集系统

针对便携式号码图像采集与处理设备,设计了一种基于DSP的号码图像实时采集系统。系统以DSP为核心处理单元,采用CMOS图像传感器采集图像数据,并将图像数据直接保存到系统指定的位置。设计中以CPLD为数据采集逻辑控制单元,实现同步时序控制及并串数据转换功能。实验表明,系统可按15幅／秒的速度实时采集到大小为176×62的清晰的号码图像,并具有DSP实时处理图像的可扩展性。     

基于双CMOS的多光谱成像系统设计研究

传统摄影术所记录和复制的图像数据颜色是基于同色异谱原理的颜色复制技术,虽然能够提供高分辨率的图像,但是由于同色异谱现象,不能实现颜色的真实复制.文章利用多光谱成像技术,设计一个多光谱成像系统,根据系统对目标的数字响应,采用适当的算法,来重建其光谱维信息.     

基于FPGA 的高分辨率科学级CMOS 相机设计

针对高分辨率科学级相机应用广泛,国内需求量大的背景,设计了基于长光辰芯公司GSENSE400 图像传 感器的国产化高分辨率科学级CMOS( Complementary Metal Qxide Semiconductor) 相机。该相机系统包括基于FPGA ( Field Programmable Gate Array) 的数据采集、控制与Camera-Link 输出设计。FPGA 主要包含SPI( Serial Peripheral Interface) 配置模块、CMOS 时序驱动模块、数据采集模块、Camera-Link 数据转换模块以及串口通信模块。根据 CMOS 的时序逻辑,在FPGA 中实现了CMOS 驱动时序的设计。根据相机输出HDR( High-Dynamic Range) 图像的 数据量,同时为了简化FPGA 数据传输模块的设计,通过使用1 片DS90CR287 芯片,选用Camera-Link的base 模式 进行图像数据的传输,并实现串口对相机的控制。对该相机系统进行成像测试,实现了HDR 模式下连续输出 24 帧,2 048 × 2 048 像素,低读出噪声、高灵敏度、高动态范围图像,基本满足科学级成像条件的需求。     

Design of Low-Power Modern Radar SoC Based on ASIX

With the rapid development in spaceflights and aeroplanes, the demand for low-power and miniaturization techniques has become insistent in modern radar systems. A new framework for low-power modern radar System on a Chip （SoC） based on ASIX core is presented. Pivotal modules and low-power design flows are described in detail. The dynamic clock-distribution mechanism of the power management module and the influence of the chip power are both stressed. This design adopts the SMIC 0.18-μm 1P6M Salicide CMOS process, the area is 7.825 mm x 7.820 mm, there are approximately 2 million gates and the frequency is 100 MHz. The results show that the modern radar SoC passes the test on modern radar application system and meets the design requirements. The chip incurs power savings of 42.79% during the fore-end phase and 12.77% during the back-end phase. The total power is less than 350 mW for a 100-MHz operating environment.     

高频电流模四象限CMOS模拟乘法器

本文提出了一种新型四象限CMOS模拟乘法器,其核心组成为工作于三极管区的NMOS晶体管和高频CCII(第二代电流传输器)电路.基于2μmP阱CMOS工艺参数的模拟结果显示,当电源电压为±5V,在±4V的输入范围内,其非线性误差小于2.8‰,运算误差小于3.3‰.X输入端的-3dB带宽为22MHz,Y输入端的-3dB带宽为82MHz.     

集成CMOS限幅放大器的研究

提出了一种具有低通网络的高速放大器拓扑,基于增益带宽约束条件和低通网络的特性的研究对高速放大器进行了优化设计.此外,基于中芯国际集成电路公司提供的0.18μm器件模型、共面线的分布参数模型,文中分别研究了共面线的频变分布参数、负载电阻以及n沟道MOSFET的栅宽对放大器增益、带宽的影响,为高速限幅放大器的优化设计提供了理论指导和设计依据.     

基于LDMOS电容的振荡器设计

基于0.5μm CMOS工艺,考虑面积、功耗和工作状态中电容容值等因素,采用LDMOS电容来实现高精度频率的振荡器.一般的CMOS电容特性是非单调变化的,而LDMOS电容只工作在积累区和耗尽区,电容特性可近似理想电容.仿真和测试结果表明,在电源电压1.5～5 V大范围变动的情况下,振荡频率稳定性高,达到设计预期效果.在给电容充电用的静态电流只有40 nA的低电流条件下,振荡器模块中电容的版图面积只有65 μm×65 μm,而且LDMOS工艺和CMOS工艺兼容,可以在不增加工艺复杂度的前提下,用较小的版图面积产生高精度时钟信号.     

高温环境下航空摄像机图像降噪研究及实现

根据环境适应性和可靠性的要求,高分辨率CMOS航空摄像机系统要求工作在高温环境中。高温环境下CMOS航空摄像机系统采集的图像存在多种噪声。根据噪声特性和产生原理,提出了将阈值中值滤波算法和离散高斯滤波算法结合进行图像降噪处理。最后采用自顶而下模块划分的方法进行详细的逻辑电路设计。实验结果表明在FPGA平台上设计的硬件电路能够快速、高效地对混合算法进行实现,资源消耗少,满足实时性要求。混合算法能够取得较好的降噪效果,摄像机的可靠性和抗干扰能力得到提高。