CMOS集成运放的伸缩性版图设计

根据基本ＣＭＯＳ集成运算放大器的电路特点及设计指标，编制了ＰＳＰＩＣＥ电路通用分析源程序，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和工艺参数，提出了伸缩性版图设计的思想，建立了从性能指标到版图设计的优化路径，为实现模拟集成电路版图的自动设计提供了初步的步骤和程序。     

CMOS无线接收机体系结构的分析及其集成性的考虑

介绍了几种典型的无线接收机体系结构，对不同的结构在性能上进行了比较，分析了各种体系结构的可集 成性。提出了利用微机电系统（MEMS）技术，采用新的元器件以及数字化中频技术来提高接收机集成度的方法。     

数字式射频存贮器要求革新技术

Honeywell公司做了很大的努力,用它的先进的数字系统结构和高速微电子技术,去完成一种有竟争力的、性能优良的数字式射频存贮器(DRFM)。本文简要地介绍了从系统方面对DRFM性能提出的要求,并讨论其结构问题和实现的途径,以便DRFM设计者考虑如何满足系统性能、价格和可靠性方面的要求。 讨论的项目包括相位和幅度采样、模块结构、热损耗、高速的硅和砷化镓微电子学和封装。还讨论Honeywell公司正在研制的DRFM器件、系统的性能数据和规格。最后,对于DRFM技术和应用的未来进展和趋向也做了预测。     

集成电路器件工艺先导技术研究进展

 中国集成电路技术和产业经过了最新一轮十年的攻关,已经形成了较为系统的布局。分析了国内外集成电路制造技术和产业发展趋势以及中国集成电路制造技术研发布局,概述了22~14 nm节点工艺研发成果、7 nm节点工艺关键技术进展以及5 nm以下节点工艺新结构、新材料技术研发情况。     

标准数字CMOS工艺正交压控振荡器设计

<正>交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12GHz,频率调节范围为10%,1M频偏处的相位噪声为-112dBc,相位误差小于0.39°.     

嵌入式系统的低功耗技术研究

嵌入式系统已经占据了电子系统的主导地位,其应用领域决定了它必须满足众多严格的设计约束。功耗约束就是其中最重要的一个。文中介绍了低功耗技术的基础理论和发展趋势,并结合嵌入式系统应用对当前的低功耗研究的关键技术做了相关分析。     

一种深亚微米CMOS工艺驱动电感式互联缓冲器工作模式的研究

研究了互补金属-氧化物半导体(CMOS)的栅极驱动电阻-电感-电容(RLC)互联的实际工作模式。采用α-指数模型,对深亚微米CMOS线驱动器晶体管工作区内的片上互联电感效应进行了分析。这项研究表明在缓冲区切换时,线性和饱和的工作模式有可能同时存在,因而饱和区和线性区模型都不能单独用来表征晶体管的工作模式。还提出了一种工作在饱和区的线驱动器的MOS管开关时间部分的计算效率的闭合表达式。相比较具有较宽范围行参数的SPICE仿真来说,提出的公式具有15%的准确性,特别适合CAD工具的实施。     

计算机2000年问题初探

就目前计算机领域广泛关注的 2 0 0 0年问题进行分析 ,说明其由来及产生的根源 ,据此提出各种不同情况下的解决 2 0 0 0年问题的原则和初步方案及测试与 2 0 0 0年问题是否兼容的方法。     

含成品率极大的多目标CMOS倒相链的优化设计方法

给出了CMOS倒相链多目标优化设计的数学模型以及目标函数的建立过程,得到了含成品率极大的多目标优化设计的统计性方法.该异步统计优化方法对成品率和其它电路性能的优化是不同步的.它能减少对电路成品率解析描述的困难和计算的要求.最后给出多目标CMOS设计的数值结果,并根据模拟结果证明了该法的可行性.     

适用于蓝牙快速锁定的2.4 GHz频率综合器

用TSMC CMOS 0.18μm工艺设计了2.4 GHz频率综合器,工作频段2.402~2.480 GHz,在2.19~2.76 GHz范围内能够自动调回到工作频段.VCO的相位噪声是-125.7 dBc/Hz@1 MHz,环路的相位噪声是-122.2 dBc/Hz@1 MHz,符合蓝牙协议的要求.