微电流条件下的开关电流镜失配补偿及其在CAB中的应用

提出了一个高精确、可工作在非常微弱电流的开关电流镜电路,采用一种可以自动调整镜像MOS管栅源电压的方法进行失配补偿,可实现因物理参数失配造成输出误差的补偿.根据可重构模拟单元CAB的设计需要,提出了双相位多输出电流镜及其失配补偿电路,讨论了工作时序与可编程开关的一体化设计.所提出的设计对于20%的失配只产生小于1%的误差,电流范围1nA~1μA.该电路可以使用CMOS单晶工艺实现.给出的仿真结果验证了理论设计.     

CMOS VLSI电路无时延平均功耗和有时延平均功耗之间的单调递增关系及其应用

从理论上阐述了无时延平均功耗和有时延平均功耗之间的单调递增关系,用计算速度快的无时延理想电路功耗作为计算速度慢的有时延实际电路功耗的评估标准,并给出了它在电路平均功耗快速估计、最大功耗快速估计和电路测试功耗快速优化三个领域中的应用.提出了一种先用无时延功耗对较长的输入向量对序列进行快速压缩、再用压缩序列快速模拟出平均功耗(或最大功耗)的新方法.与直接用未压缩序列进行模拟的传统方法相比,实验结果表明:对于平均功耗快速估计,在保证估计精度(误差小于3.5%)的前提下,将模拟速度提高了6～10倍;对于最大功耗快速估计,在保证估计精度(误差小于5%)的前提下,将模拟速度提高了6～8倍.在测试功耗快速优化领域,与测试功耗直接优化法和现有的Hamming距离优化法相比,无时延功耗优化法的优化效率最高,它可以用较少的时间(缩短为16.84%),取得较好的优化效果(测试功耗降低35.11%).     

一种基于CMOS的电流模式线性分类器

提出了一种对线性不可分数据集进行分类的电流模式线性分类器.该分类器电路结构简单,仅由梯形激活函数电路和线性加权电路组成,其中线性加权电路采用全平衡差分跨导电路实现,梯形激活函数电路主要由阈值电路组成.为了实现对线性不可分数据集的分类,通过MATLAB软件采用Fisher线性判别法计算得到权重系数,并运用PSPICE对所提出的电路进行仿真分析.结果表明:提出的电路结构简单、准确度高、功耗低,可以广泛地应用于模式识别、神经网络、人工智能等领域.     

高精度轨对轨CMOS峰值检测电路设计

介绍了一种高精度轨对轨CMOS峰值检测电路设计。基于信号“先缩小后放大”,在MOS采样开关管控制下电源对存储电容充电,该电路实现了轨对轨峰值检测,降低了检测电路的工作电流,提高了MOS开关管的速度和峰值检测的精度。该电路设计基于CSMC 0.5 um CMOS工艺,采用了5 V单电源,检测精度小于1 mV ,检测电压范围为0～Vdd ,整个检测电路的静态电流消耗为2 mA,正常工作频率为0.1 HZ～10 KHz。     

浅谈光电耦合器CCD和CMOS的区别

文章概述了光电耦合器件的发展历程,并详细的介绍了光电耦合器、什么是CCD器件、什么是CMOS器件。并说明了CCD器件和CMOS器件的区别与联系。     

YHFT-DSP外部同步存储器接口时序设计优化

针对YHFT-DSP外部同步存储器接口的时序问题,本文综合考虑工程实际、设计开销和实现自动化等因素,给出了封装延时差、单元延时和IO单元虚延时三种优化方法.芯片测试结果表明:基于时钟提前的IO单元虚延时方法能够高效地实现133 MHz时钟频率的外部同步存储器接口访问.     

A novel lambda negative-resistance transistor in the 0.5 μm standard CMOS process

A novel negative-resistance transistor (NRT) with a Lambda shaped I-V characteristic is demonstrated in the 0.5 μm standard CMOS process. To save on the number of component devices, this device does not use standard device models provided by CMOS processes, but changes a MOSFET and a BJT into a single device by fabricating them in the same n-well, with a p-type base layer as the MOSFET’s substrate. The NRT has a low valley current of -6.82 nA and a very high peak-to-valley current ratio of 3591. The peak current of the device is -24.49 μA which is low enough to reduce the power consumption of the deivce, and the average value of its negative resistance is about 32 kΩ. Unlike most negative-resistance devices which have been fabricated on compound semiconductor substrates in recent years, this novel NRT is based on a silicon substrate, compatible with mainstream CMOS technology. Our NRT dramatically reduces the number of devices, minimizing the area of the chip, has a low power consumption and thus a further reduction in cost.     

基于吉尔伯特型的CMOS射频混频器的设计

采用多晶电阻作为输出负载、开关对的源极注入电流、共源节点串联电感、驱动级的源简并阻抗方法,提出了一种新型的双通道正交混频器,并采用Candence完成了电路设计.仿真结果表明：在电源电压为1.8V,本振信号输入功率为3 dBm的时,混频器在1 MHz中频处的单边带噪声系数为7.47 dB,在100 kHz中频处为9.35 dB,在10 kHz中频处为16.39 dB;变频增益降为8.46 dB.提高了线性度,且其三阶交调点为8.42 dBm.     

自动幅度控制电路在射频CMOS电感电容振荡器中的应用及原理分析

分析推导了互补金属氧化物半导体(CMOS)电感电容振荡器的电压振荡幅度与相位噪声的关系.采用自动幅度控制电路控制射频CMOS电感电容振荡器,在0.18μm CMOS工艺下进行Candence SpectreRF仿真,在3.4 GHZ时,1MHz频偏处相位噪声最差值采用自动幅度控制电路为-113.3dBc/Hz,不采用自动幅度控制电路为-105.1dBe/Hz.在不同频率下对振荡器相位噪声仿真结果表明,当频率变化从3.16-3.4 GHz时,采用自动幅度控制电路的相位噪声都低于不采用自动幅度控制电路的相位噪声.由此得出通过控制振荡器振动振幅,提高品质因数,可以降低振荡器相位噪声.     

采用CMOS E类放大器实现功率控制的方法

针对手持式无线通信产品对低成本、高效率收发机的需求,提出了一种将并联放大结构和放大器电源漏端调制相结合的功率控制方法。结合射频E类功率放大器的结构特点,采用CMOS工艺,达到了在大的输出功率范围内保持持续稳定高效率的目的。在设计中采用1/4波长传输线实现了大范围的功率联合与控制,而小范围的输出功率调节则通过改变E类功放的漏端电源电压完成。仿真结果表明:理想情况下当输出功率在140~700 mW范围内变化时,联合放大器的功率增加效率均可保持在41%以上,最高可以达到47.9%。