一种高性能CMOS运算放大器的原理分析

通过对ELANTEC公司的EL5X20 CMOS Rail-to-Rail运算放大器的版图结构、电路原理进行分析。利用UMC公司的hspice level49(sim3．3)0．6um N阱双多晶双金属高压工艺MODEL进行运算放大器参数仿真拟合，研究了国外的先进放大器设计方法，为高性能放大器研制奠定了基础．     

CMOS/SOI工艺触发器单元的单粒子实验验证与分析

针对定制设计中的触发器单元,提出了一种双移位寄存器链单粒子实验验证方法,利用该方法对基于0.35μm CMOS/SOI工艺、普通结构设计的抗辐射触发器,分别在北京串列加速器核物理国家实验室和兰州重离子加速器国家实验室进行了单粒子实验.实验结果表明,该抗辐射触发器不仅对单粒子闩锁效应免疫,而且具有非常高的抗单粒子翻转的能力.      

低噪声CMOS电荷灵敏前置放大器

为了满足辐射探测器的读出密度要求,完成了低噪声CM O S专用集成电荷灵敏前置放大器的设计和测试。采用0.6μm CM O S工艺,电路面积为260μm×210μm,功耗为15.9mW,比传统的电荷灵敏前放的电路密度至少提高了3个数量级。测量得到的噪声结果为:在成形时间为1μs时,零电容噪声为1 377.1 e,电容噪声斜率为43.7 e/pF。噪声的实测结果和理论分析比较吻合,间接测量了使用工艺NM O S的1/f噪声系数,为低噪声设计提供了参考依据。     

一种用于高速激光回波信号处理的专用CMOS集成电路芯片

提出了一种用于激光回波信号处理的高速CMOS集成电路设计方案。该芯片主要采用了RGC跨阻放大器、MOS_L、改进型Cherry-Hooper宽带放大器级联等结构,组成了脉冲激光测距的接收通道。仿真得到了90 MHz带宽,134 dB.Ω增益的整体性能。在0.5μm CMOS标准工艺线上流片后,封装并进行了测试。测试结果表明该电路具有2.4 mV的均方根噪声和对短脉冲具有6 ns的响应延时。     

一种失调电压补偿电容比例型带隙基准源设计

设计了一种全新的电容比例型带隙基准源,用电容比例取代了通常的电阻比例,有效地减小了电路设计误差以及电路的功耗,理论失调电压可获补偿.电路采用Cadence Spectre软件仿真,Charter 0.35μm CMOS工艺库实现.仿真结果表明,该电路具有极低的电路功耗(8μW),其直流电源抑制比PSRR达到50 dB,温度系数为3×10-5V/℃.     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

CMOS工艺片上传输线研究

对深亚微米硅基CMOS工艺集成电路中常用的微带线和共面波导2种传输线结构进行了研究.从理论上分析了传输线分布参数和损耗,利用0.13μm CMOS工艺制作了特征阻抗分别为50和70Ω的微带线和共面波导元件库,在0.1~30 GHz频率范围内利用网络分析仪和SOLT测试技术进行测试.利用分布参数电路模型和测试得到的S参数提取出了特征阻抗、衰减常数、品质因数等传输线基本参数.研究结果为设计者选择和设计高性能传输线提供出可借鉴的实用性模型.     

一种适用于高速CMOS传感器的数据传输方法

为了解决高速CMOS图像传感器数据传输问题,采用了一种适合于大数据流量的CameraLink的传输方法。将传感器输出的信号经过FPGA的预处理,然后转换成CameraLink标准的低电压差分信号(LVDS)进行传输,从而进行了高传输率下数据的传输,并介绍了设计过程中的注意事项。     

CMOS固定图形噪声分析及处理技术

为提高CMOS工作性能,根据CMOS像素单元的基本构成,对CMOS中引起固定图形噪声的原因进行了较完整的分析,给出了引起固定图形噪声的两个重要原因。根据引起固定图形噪声原因的各自特点,提出了两种常用的固定图形噪声处理技术,使得CMOS器件在实际应用中,为追上CCD传感器画质的性能,提供了理论基础和实践经验。     

基于自相关算法的超低噪声CMOS相机设计研究

根据CMOS探测器噪声的特点,针对传统降噪方法较难去除的时间相关噪声提出了一种降噪的新算法,对算法进行了原理分析,介绍了该算法基于FPGA硬件实现的新方法。最后,通过实验结果,对该算法的效果进行了评价。