一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

Bayer图像无损压缩算法及其FPGA实现

结合Bayer CFA格式图像的特点,提出了一种基于Bayer图像的无损压缩算法,该算法简单高效,可以在无损压缩下取得较高的图像恢复质量,非常适用于遥感图像、医学影像等对图像质量要求很高的场合。在对各种算法进行仿真评估的基础上提出了基于COMS图像传感器IBIS5-A-1300的无损压缩FPGA实现方案,整个结构采用流水线设计,同时用少量行缓存代替传统的大容量存储,节省了存储资源,加快了运算速率,减小了电路规模。经验证明完全满足对Bayer图像实时处理的要求,为后续实时压缩编码和传输提供了有利条件。     

一种互补式LVTSCR的CMOS芯片ESD保护方法

为实现对CMOS芯片进行ESD防护提出了一种互补式LVTSCR结构,给出了该结构横切面电路模型以及等效电路,分析了工作原理及可行性,并与现有的ESD保护结构进行对比分析,采用ISE-TCAD工具进行仿真实验.结果表明:该结构具有占用面积小,单位面积防护效率高的特性,可有效降低成本.     

应用于对等速率1OG-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575 μm×675μ...     

单片机应用系统的低功耗设计

本文介绍了在单片机应用系统设计中降低系统功耗的软件与硬件方面的设计，并给出了具体的软件设计方法，硬件的选取原则及使用     

用于高级CMOS技术的静电放电保护器与电路设计

当技术进入纳米范畴时，伴随着静电放电（ESD）保护电路而来的挑战变得日益复杂。为了克服纳米ESD挑战，人们必须了解在很高的电流密度、高温瞬变下半导体器件的行为。因此寻找在这特定技术中合适的ESD解决方案就必须从器件的层次上开始。     

扩大微型机硬盘容量的一种有效方法——双硬盘

阐述了扩大微型计算机硬盘容量的一种方法,即双硬盘,以及安装第二硬盘的硬件跳线方法和软件的设置。     

基于CMOS晶体管的太赫兹探测器研究进展

随着太赫兹波的广泛应用,太赫兹探测技术成为研究的热点,探测器件主要以肖特基二极管,量子阱二极管,CMOS晶体管为主,CMOS晶体管探测器件具有响应度高,信噪比好,等效功率高等优点.首先介绍了太赫兹探测器的技术指标,接着从结构及材料两方面对近年来CMOS晶体管的改进方案进行了综述对比,最后介绍了太赫兹探测器的应用并对应用前景及未来发展方向进行了展望.     

异步电路的低功耗状态机AFSM的设计与实现

基于CMOS低功耗门控技术,设计了一种应用于ASIC中的异步状态机(AFSM).关键是将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的.将该思想应用于VLSI设计实例,证明了采用这种异步状态机设计能够有效节省片上系统(SoC)的功耗最高达25%以上,并且不会过多地增加芯片面积.