基于0013μm工艺的低于1V带隙基准电压源设计

采用GSMC 0.13 μm CMOS工艺设计了一种适合于SOC的低压高精度带隙基准电压源.仿真结果表明.该电路可以在0.9～1.5 V电源电压下工作,输出的基准电压可以稳定在约0.708 V,温度在0～60℃之间时.温度系数不超过44 ppm/K,电源抑制比为66 dB,最大功耗小于0.5 μW.基于GSMC0.13 μmlP8M CMOS工艺几何设计规则实现了其版图.版图面积约为0.2 min×0.15 mm.     

浅析BIOS和CMOS

BOIS和CMOS是什么?本文就这两个概念、功能和作用,以及它们的异同做了简单论述.     

单片机系统超大容量存贮空间扩展的一种实用方法

给出一种单片机系统超大容量存贮空间扩展的实用方法，用一根Ｉ／Ｏ接口线和必要的接口电路，将外数据存贮器扩展至１．５ＭＢ以上。为单片机在大容量数据处理领域的应用提供了广阔的前景。     

开关电流存贮器（SIM）

开关电流存贮器是组成开关电流滤波器的最基本的单元电路.本文阐述了几种适用于不同要求的开关电流存贮器,这对于准确地选择开关电流存贮器和合理地设计开关电流滤波器是有一定益处的.     

迈进二十一世纪的集成电路

文章讨论了进入二十一世纪微电子科学技术所面临的诸多问题：超微细加工新技术,高电导率金属和低介电常数介质的互连技术,SiCMOS工艺的限制以及GaAs集成电路的崛起等。     

一种高共模输入范围高输出电压摆幅的CMOS运算放大器

本文报道了一种具有高共模输入范围和高输出电压摆幅的ＣＭＯＳ运算放大器。为了达到高的共模输入电压范围，使用了互补差分对。输出级采用了ＡＢ类推挽输出以获得高的输出摆幅。计算机模拟结果表明，运算放大器具有７３ｄＢ的开环增益。在电源电压为±５Ｖ时，负载电阻为１０ｋΩ，输出电压摆幅为±４．８Ｖ。     

利用微电子测试图形研究CMOS IC的锁定效应

体硅 CMOS IC 内不可避免地存在着寄生 pnpn 四层结构,在一定条件下,导致器件闭锁失效。本文结合专门用于研究 CMOS IC 内锁定的微电子测试图形,对以设计、工艺制备的一系列组合测试结构,进行测试,并对锁定现象作对比分析,提出了优化设计的途径。     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法,介绍了设计数字集成电路版图布局布线的几点体会。     

锁相环用CMOS鉴频鉴相器及电荷泵的实现

锁相环(PLL)是一个闭环相位自动控制系统，能够利用一个精确且稳定的频率产生一系列频率准确的信号，为系统内部的其它模块提供稳定的高频时钟．鉴相器是锁相环路中不可缺少的重要组成部分，为了改善传统鉴相器捕获范围小、捕获时间长的问题，本介绍一种增加频率检测的鉴相器及电荷泵的设计方法。