全文获取类型
收费全文 | 144篇 |
免费 | 3篇 |
国内免费 | 5篇 |
专业分类
系统科学 | 4篇 |
丛书文集 | 7篇 |
综合类 | 141篇 |
出版年
2023年 | 4篇 |
2022年 | 3篇 |
2019年 | 1篇 |
2017年 | 1篇 |
2016年 | 1篇 |
2015年 | 2篇 |
2014年 | 4篇 |
2013年 | 4篇 |
2012年 | 8篇 |
2011年 | 3篇 |
2010年 | 6篇 |
2009年 | 10篇 |
2008年 | 5篇 |
2007年 | 11篇 |
2006年 | 10篇 |
2005年 | 15篇 |
2004年 | 10篇 |
2003年 | 4篇 |
2002年 | 8篇 |
2001年 | 3篇 |
2000年 | 5篇 |
1999年 | 2篇 |
1998年 | 5篇 |
1997年 | 1篇 |
1996年 | 2篇 |
1994年 | 2篇 |
1993年 | 5篇 |
1992年 | 4篇 |
1991年 | 3篇 |
1990年 | 7篇 |
1989年 | 2篇 |
1988年 | 1篇 |
排序方式: 共有152条查询结果,搜索用时 15 毫秒
91.
双字节Booth乘法器的优化设计 总被引:2,自引:0,他引:2
在分析改进Booth算法双字节(16bit)乘法器的基础上,提出一种并行的乘法器结构,并且在最后的快速进位链中运用了新的设计,提高了乘法器的速度,相对于传统的结构减少了一位全加器的数量,达到减小电路规模和芯片面积,降低乘法器功耗的目的。 相似文献
92.
本文叙述了用差值法研制的RE-1型整流装置效率测量仪的电路原理.文中对测量仪进行了校验,测试数据表明,该仪器在20~100%的功率满度范围内,相对误差小于0.5%. 相似文献
93.
为解决模糊控制器电路设计中的去模糊运算问题,提出了一种数模混合电路实现的模糊控制器去模糊运算单元电路设计。通过对折叠型G ilbert乘法器电路作适当的扩展,提出了多路乘法器的设计,实现了多个输入电压与一个共同的乘数电压的乘法运算,并应用该多路乘法器和运算放大器设计了归一化激活度计算电路。应用归一化激活度计算电路和加权求和电路组成了该新结构的去模糊单元电路。采用无锡上华0.6μm混合信号工艺参数设计完成。H sp ice模拟结果表明该单元电路可以完成去模糊运算工作,并作为子单元电路应用于模糊控制器的VLS I实现。 相似文献
94.
Radix-16 Booth流水线乘法器的设计 总被引:5,自引:0,他引:5
设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%. 相似文献
95.
刘建华 《内蒙古大学学报(自然科学版)》1993,24(5):532-535
本文给出一种新型四象限模拟乘法器的实现电路。该乘法器仅用了两只耗尽型场效应管D-FET,的线性伏安特性,实现两信号相乘。它具有非线性误差小,电路结构简单等特点。其独到之处还在于,对乘法器进行了误差分析,并指出了解决方法。 相似文献
96.
编写Verilog程序对32×32高性能乘法器的结构算法进行验证.为提高乘法器的性能,采用CSA和4-2压缩器相结合的改进Wallace树结构进行部分积压缩;采用速度快、面积小的传输门逻辑设计Booth2编码电路和压缩电路;运用欧拉路径法设计优化部分积产生电路;采用基4 Kogge-Stone树算法基于启发式欧拉路径法设计优化64位超前进位加法器.该乘法器全定制设计采用SMIC0.18μm 1P4M CMOS工艺,版图面积0.179 41mm2,在大量测试码中最坏情况完成一次乘法运算时间为3.252 ns. 相似文献
97.
二次Booth编码的大数乘法器设计 总被引:2,自引:0,他引:2
为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。 相似文献
98.
以IEEE-754r这个新的标准为基础给出了一个基于FPGA的十进制浮点乘法器模型.由于新标准的修订和十进制浮点乘法运算的应用广泛性,本模型设计在医疗和金融行业,以及图像处理技术方面具有一定的实际意义.模型采用新型BCD编码及Signed-Digitradix-4算法进行十进制浮点数分解运算.与二进制浮点运算相比,具有运算范围更宽、计算精度更高、应用范围更广等特点. 相似文献
99.
集成模拟乘法器工作原理的一种分析方法 总被引:1,自引:0,他引:1
通用电子线路教材对模拟乘法器的工作原理未作严格的理论推导.以集成模拟乘法器XFC 1596电路原理图为例,根据电路理论,运用数学方法,建立了模拟乘法器的调试数学分析模型.该方法的提出对理论教学及模拟乘法器的调试和研究必有益处. 相似文献
100.
2007年7月3-8日,我前往位于苏格兰Glasgow的Glasgow Caledonian University,与该校Centre for Gerontological Practice的资深研究员Jo Booth博士以及来自瑞典斯德哥尔摩卡罗林斯卡学院的Neurobiology,Care Science and Society系的Suzanne Kumlien共同深入分析了三方科研合作事宜, 相似文献