一种应用于嵌入式FPGA卷积神经网络加速器的串行乘法器设计

为满足神经网络中多种位宽数据计算的动态需求,从而提升硬件资源的能效,提出一种位串行乘法器设计—以1 bit的计算逻辑为核心,将多位数据的并行乘操作转化为每个周期进行1位数据乘操作的串行计算方式.为进一步提升硬件资源的利用率,在此基础上提出多通道位串行乘法器阵列同时进行多个数据的并行计算.实验结果显示,在最大支持位宽为8 bit的条件下,单通道位串行乘法器的LUT资源使用量是并行乘法器的41%,LUT资源有效利用率是并行乘法器的1.32倍;当通道数为8时,多通道位串行乘法器阵列的LUT资源使用量是多通道并行乘法器阵列的29%.该结构实现了硬件资源和性能之间的平衡——提高硬件资源的利用率从而提升计算效能.     

一种基于NMOS差分对四象限模拟乘法器

设计了一种主要基于NMOS差分对四象限模拟乘法器.该乘法器采取以电压的形式输出而不适用电阻.利用基于smic0p18um EEROM 2P4M SPICE模型进行仿真,采用单电源3.3V供电.使用Spectre进行仿真并给出了仿真结果.     

RSA加密中基于二次Booth编码的Montgomery乘法器

研究可用于Montgomery算法的基于二次编码的不同阶的Booth大数乘法器的性能和面积。 通过SMIC 0.13μm工艺实现的阶64, 128和256的128 bit和256 bit的Booth大数乘法器, 分别在160 MHz和125 MHz的频率下实现模乘运算。 实验结果表明, 阶64, 128和256的Booth乘法器在速度上性能一致, 但随着阶的增加, 由于预计算和产生部分积的复杂度上升, 乘法器的面积将增加。     

一款高吞吐率RSA密码处理器的设计

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击.该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟.提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题.数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1 024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略.     

基于Ⅱ型最优正规基的串行乘法器

研究有限域(定义在GF(2)上的m维向量空间)的正规基乘法器.基于域元素的正规基表示和多项式基表示可以相互转换,通过分析多项式基下的乘法运算公式,得到利于串行乘法器设计的有效性质.利用该性质,提出了一个新的串行正规基乘法器,该乘法器要求(2m-2)个二值输入的异或门,m个二值输入的与门.在进行具体的硬件实现时,所需要的存储空间为3m+1.     

STABILIZATION OF NONUNIFORM TIMOSHENKOBEAM WITH COUPLED LOCALLY DISTRIBUTED FEEDBACKS

The stabilization problem of a nonuniform Timoshenko beam system With coupled locally distributed feedback controls is studied. First, by proving the uniqueness of the solution to the related ordinary differential equations, we establish the asymptotic decay of the energy corresponding to the closed loop system. Then, by virtue of piecewise multiplier method, we prove the exponential decay of the closed loop system.     

比例乘法器运算误差分析

比例乘法器的理论输出脉冲数常与实际输出脉冲数不符而导致输出脉冲数的误差。根据工程需知误差数值的要求，提出了比例乘法器误差分析的方法，并进行了误差分析。     

一种高速DQPSK的设计与实现

本文针对目前兴起的宽带无线接入而设计了一种DQPSK调制解调具体实现方案.该方案大部分功能在可编程数字电路中设计完成,仅模数转换和正交乘法器功能由专用芯片实现.它可以改变发送端的发射频率(初步设计为100KHZ～250KHZ),且处理数据的速度高达10MBITPS,包含了全数字动态跟踪的位同步系统,易于根据需要灵活更改为16QAM调制方式,实际工作时可根据具体性能要求重新配置各部分芯片,因而具有很高的灵活性,应用范围广泛.     

有限域上的通用乘法器设计

以GF（2^8）域为例，给出了基于正则基的一种通用串行乘法器的设计方法，该设计原理可适用于任何有限域上的通用串行乘法器设计。     

一种有符号定点数乘法运算的快速算法

在对已知乘法器结构及算法进行分析比较的基础上,提出一种快速乘法算法,即将乘数分解成几个2的指数次幂与不能再分的整数1或0或-1之和,相乘时则只需对被乘数进行几次移位相加即可得到结果,从而提高乘法速度.并用MATLAB程序对算法进行了验证.