量子乘法器的设计及其实现方法

乘法器在数字信号处理和数字通信领域应用广泛,如何实现快速高效的乘法器关系着整个系统的运算速度。提出了一种新颖的量子乘法器设计方法,利用量子门设计一位量子全加器,并将n个一位量子全加器叠加在一起设计n位量子全加器,实现2个n位二进制数的加和;再利用2个控制非门设计置零电路,并使用置零电路设计量子右移算子;对二进制数乘法步骤进行改进,利用量子全加器和量子右移算子设计量子乘法器,同时设计实现此乘法器的量子线路。时间复杂度分析结果表明,本方法与目前最高效的量子乘法器具有相同的时间复杂度,并具有更简洁的实现方法。     

基于模拟乘法器ADuC834的频谱变换实验

ADuC834是目前速度最快、性能较好的四象限模拟乘法器芯片之一.通过具体电路分析了利用ADuC834构成的频谱变换电路,讨论了其优点,阐述了所述电路实验教学所能达到的目的.     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。     

32位并行浮点乘法器设计

讨论了32位浮点乘法器的设计,算法采取了二阶Booth算法;部分积产生阵列采用了由反极性CSA加法器组成的IA与wallace树折衷方法;最后给出了设计结果与验证.     

限幅滤波的FPGA实现方法研究

限幅滤波法是抑制正交频分复用(OFDM)信号的PAPR的常用硬件实现方法。使用FPGA可缩短系统设计开发时间,提高系统可靠性。本文在用FPGA实现限幅滤波的基础上,讨论了基于FPGA设计时应考虑的主要问题,以及影响设计性能的几个因素,包括:乘法器的设计、算法的优化、芯片的选择等。     

弱信号检测方法的研究

本文提出了几种信号检测的方法,介绍了自适应滤波器的原理及LMS算法的原理,利用模拟乘法器实现自适应带通滤波,并进行电路模拟和仿真,比较几种算法的差异。     

一种高速数字FIR滤波器的VLSI实现

文章实现了一种高速数字FIR滤波器.为满足FIR滤波器的速度要求,采用了一种基于"移位-加"的专用常数乘加器来实现常系数滤波器的乘加运算.该常数乘加器基于CSD编码技术,采用3-2压缩器,并以华莱士树为其基本结构,与传统的直接实现结构相比运算速度明显提高,与应用在通用乘法器的并行乘加器相比又具有较小的面积.该文所设计的FIR滤波器,已作为内插滤波器应用在一种高速D/A转换芯片中.     

数字视频信号处理的一种新算法

利用视频信号矩阵变换算法进行D/A信号转换,采用乘法器确定精度,从而得到矩阵变换电路运算精度与占用资源间的关系。     

一种高线性度的电流调节式CMOS中频可变增益放大器

基于模拟乘法器设计了一种电流调节式中频可变增益放大器,并根据强反型下MOSFET的I-V模型(考虑二阶效应)建立和分析了电路非线性模型,提出了一种线性度优化方法.基于0.25 μm CMOS工艺的模拟结果表明,电源电压3.3 V下可变增益放大器与优化前相比在输入信号最大时IM3减小了33 dB,增益控制范围增大了12 dB;最小增益处ⅡP3达到17.5 dBm,最大增益处噪声系数为7.8 dB.     

利用DTMF技术实现电力线载波通信

介绍一种基于DTMF编码的电力线载波系统，该系统由双音频（DTMF）编译码芯片HT9200和MT8870、模拟乘法器MC1496和电力线耦合器组成。通过对系统组成原理的介绍，详细论述了系统的设计过程以及为了保证其通信的可靠性而采取的干扰和软件纠错措施。试验证明，该系统充分发挥了DTMF的优良性，是一套低成本的电力线载波数据通信系统。