基于单片机的频率计设计

本文设计了一种基于单片机的数字频率计。该数字频率计利用单片机内部的定时寄存器,配合相应的前置信号处理电路、外围接口电路以及相应的软件,测试周期信号频率,具有一定的参考意义。     

基于VHDL的数字频率计的设计

在电子设计领域．随着计算机技术、大规模集成电路技术、EDA技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本文的数字频率计设计．采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84—15完成各种时序逻辑控制、计数功能。在MAX＋PLUSii平台上．用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。CPLD芯片的现场可编程性,不但大大缩短了开发研制周期．而且使本系统具有结构紧凑、体积小．可靠性高．测频范围宽、精度高等优点。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

VHDL语言实现四位频率计的仿真设计

本文介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以四位频率计电路的设计为例,综合说明用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,并给出了频率计电路的时序仿真波形。以验证结果与设计指标之间的一致性是否满足实际要求。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

多功能智能化计数器频率计的研制

采用８０３１单片计算机及其驱动电路设计的该仪器,功能多,既可作为计数器、频率计,又可作为测长仪,且精度高,抗干扰性能好。     

基于EDA技术的复杂数字电路设计

目的研究复杂数字电路在EDA开发系统上的实现方法。方法在Quartus环境下利用VHDL及原理图输入法综合设计了8位十进制数字频率计。结果下栽／配置到”在系统可编程”实验板的目标器件上,经实际电路测试验证,达到了预期的设计要求。结论与传统设计方法相比,基于EDA技术的设计方案具有外围电路简单,程序修改灵活和调试容易等特点;设计的数字频率计测量范围大,精度高,读数直观清晰。     

基于AT89C2051的智能频率计设计

Freq - 4DF是一种基于AT89C2 0 5 1单片机设计的自适应时标选择嵌入式智能频率计 .它采用模糊集合算法编写自适应时标选择程序 ,以UART方式发送测量数据 .具有最小硬件支持 (单片 2 0 5 1) ,可方便地嵌入到用户系统中 ,自动完成频率信号的测量、显示 ,以及与用户系统之间的实时数据传输 .测量范围 0 .1Hz～ 1MHz,TTL信号 ,测量结果与通用频率计的测量完全一致     

低复杂度多功能自适应数字频率计设计

利用高速运放和比较器实现输入弱小信号的放大及整形,采用FPGA完成对输入信号的精确频率测量.测量范围为1Hz~100MHz,内部分成5个量程,可根据输入信号频率不同自动进行量程切换,并支持对方波的占空比及双通道同源方波时间间隔测量等功能.FPGA测量结果经MCS-51单片机处理后送至LCD完成显示,测量相对误差不大于10-4,可用于各类低成本数字测量仪器研发.     

基于FPGA的8位十进制频率计设计

本文介绍了用于8位十进制频率计的VHDL设计,并基于FPGA在MAXPLUS2软件下进行了计算机仿真,采用的是ALTRA公司FLEX10K系列的EPF10K10LC84-4芯片。经验证,达到了预期的效果。     

基于单片机的频率计设计与实现

介绍一种基于AT89S52单片机设计的频率计,论述了该频率计的硬件电路工作原理,给出了程序设计的主要流程图并强调了编程要点.实际电路的验证效果证明:该频率计价格低廉、精度较高、工作稳定可靠.