Buck型DC-DC变换器中单输入模糊控制器的设计与实现

提出了一种简化的用于数字控制DC-DC变换器的模糊控制算法——单输入模糊控制算法.通过在算法中引入符号距离法,将常规模糊控制算法中的2个输入简化为单个输入,从而使相应的模糊规则条数明显减少.在此基础上,采用FPGA设计了单输入模糊控制器,并进行了系统验证.测试结果表明,在输入电压为2.7～3.5 V、输出电压为0.8～1.5 V的Buck型DC-DC开关变换器中,系统的建立时间小于150 ms,稳态误差小于10 mV.与常规模糊控制器相比,这种单输入模糊控制器具有设计、调节和硬件实现简单等优势,因而有望在数字控制DC-DC变换器中得到广泛应用.     

基于FPGA的DVI视频发送器设计

针对DVI视频传输的广泛应用,介绍了TMDS的链路结构和编码算法.并针对目前同类设计的不足,提出了一个符合DVI1.0规范的基于Xilinx SPARTAN-6 FPGA的DVI视频发送器的实现方案.该方案通过合理利用芯片原生的TMDS I/O接口、内置的时钟网络和高速并串转换器,基本满足了常见视频显示的要求,达到了利用更少的系统资源实现更高性能的目的.     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台,并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．     

基于FPGA的动态优先轮询策略在Ad Hoc网络数据采集系统中的研究与应用

Ad Hoc网络具有自组织和动态拓扑的特性,因此可采用动态优先轮询策略对其进行数据采集.该文对Ad Hoc网络数据采集系统中的数据链路层进行了详细分析和研究,通过运用动态优先轮询策略访问网络中各节点,解决了网络链路中资源竞争和分配机制中存在的问题,提高了信道的利用率及系统的稳定性.该系统利用FPGA的可重构性和灵活性,采用硬件描述语言VHDL进行设计,使用QuartusⅡ8.0进行综合和布线,最终以Altera公司的EP2C35F672C6芯片为下载目标进行测试,整个硬件设计结构简单、可靠性高、实时性好.可广泛应用于传感器网络、移动通信网络等领域.     

一种雷达信号侦察处理器的设计与实现

研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.     

HEVC帧内率失真优化预测模式的并行流水线硬件设计

近年来,随着人们对视频数据需求的不断增加,视频的分辨率和帧率也在不断地提高,而实时视频序列的压缩编码速度往往受到帧率和分辨率的影响,分辨率和帧率越大,编码所需要的时间越长。为了实现更高分辨率和更高帧率的视频序列实时压缩编码,文中设计了一种新的帧内率失真优化预测模式的并行流水线硬件架构,该架构支持最大64×64编码树单元的帧内预测编码。首先设计了9路预测模式并行方案;然后,按照Z型扫描顺序实现以4×4块为基本处理单元的流水线硬件架构,并复用32×32预测单元的预测数据,用以代替64×64预测单元的预测数据,减少运算量;最后,基于该流水线架构,提出了一种新的哈达玛变换电路,用以实现高效的流水线处理。实验结果表明：在Altera Arria 10系列的现场可编程门阵列上,该9路模式并行架构仅占用75 kb的查找表和55 kb的寄存器资源,主频可以达到207 MHz,完成一个64×64编码树单元的预测仅需要4 096个时钟周期,最大能够支持1 080 P分辨率99 f/s全I帧的实时编码;与已有设计方案相比,文中方案能够用更小的电路面积实现更高帧率的1 080 P实时视频编码。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

一种任意波形信号发生器的实现方法

本文探讨了一种任意波形发生器的实现方法。利用DDS原理及FPGA编程技术,在一块FPGA芯片上实现整个系统时序和波形RAM的设计,采用单片机进行显示控制及频率和相位设置,上位机采用LabWindows/CVI进行软件设计,产生的任意波形数据通过串口下载到波形RAM中,实现了任意波形的输出。经测试,本系统可输出步进为10Hz、频率范围为0.01Hz~30MHz、频率稳定度优于10-7的正弦波。本文提出的任意波形发生器的实现方法简单,性价比高,产生的波形频率分辨率高,输出频率的转换速度快,而且频率转换时,DDS系统输出波形的相位是连续的。     

FPGA支付系统的指纹识别模块设计与实现

为了加强学生学习FPGA (现场可编程门阵列)和指纹识别技术,在实验教学中提出了基于FPGA的指纹支付系统。通过对FPGA和指纹支付的分析,在概述FPGA支付系统的基础上重点研究了其中的指纹识别模块硬件和软件设计。经过实验操作和联调,系统可以实现指纹识别支付的功能,稳定性好、抗干扰能力强。学生通过该平台不仅学习了FPGA的开发,而且在指纹识别技术方面的能力大大提高。