抗原对CD8+T细胞记忆的贡献

基于T细胞的逆线性分化假说建立了非线性理论模型,利用此模型,得出记忆T细胞逆线性分化模型确有记忆机制,并发现记忆强度与抗原量有直接的关系。     

用ISP技术实现的数字通信系统同步电路

本文给出了一种由全数字电路构成的,用先进ISP技术实现的数字通信系统同步电路,详细介绍该电路的工作原理,并给出了在ispEXPERT SYSTEM下的仿真结果和下载在ISPL1032芯片的电路。该同步电路实现了全数字化,整个电路集成在一个ISPL1032芯片内,为实现通信系统全数字化,用超大规模技术实现创造了基础。     

新型CMOS注入锁定振荡器电路的设计

设计了一种新型ＣＭＯＳ注入锁定振荡器电路，它是一个由差分比较器和一串反相器所构成的变型环形振荡器。该振荡器的注入锁定特性是基于差分比较器的相移作用。它不仅是有良好的小信号自适应带宽特性，而且还能实现相干相位同步，它的一些基本特征类似于一阶锁相环。分析论证了它的基本原理及特性，并讨论了计算机电路模拟的结果。     

高性能电荷泵的锁相环电路

为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环。该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构。仿真结果表明：该差分型电荷泵锁相环的锁定时间为10μs、频率抖动为0.0002MHz、周期抖动为2 ps,与普通型电荷泵锁相环相比,可达到快锁低抖的目的。     

电视发射机伴音锁相环路的改装

潢川付店电视转播台10KW彩色电视发射机是北广厂80年代初的产品，由于受当时器件的限制，伴音锁相环路的鉴相器和分频器全部由分立元件构成，经常受环境影响，造成伴音载频不稳、声音沙哑变劣。针对这一情况，我采用数字频率合成器芯片来构成锁相环电路，该电路结构简单，频率稳定度高，性能可靠，经使用效果良好。     

主从式单片机通讯系统一种新的实现方法

针对单片机有线通讯系统的一些缺陷,提出了以调制解调器及锁相环为主要技术、以ＭＣＳ—５１系列单片机为机型、基于无线方式的主从式单片机系统中通讯硬件电路和通讯程序的设计与实现方法。该方法用于我们所研制的ＦＭＮ无线网络中,得到了较为满意的效果。     

低抖动高线性压控振荡器设计与仿真分析

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6 μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz^-1@1 MHz.通过调节外接电阻电容,使得电路在3~6 V电源电压下,输出100.0~3.0×10⁷ MHz的矩形波,电路兼具低相位噪声和高线性特性.     

基于DSPN的CSMA/CD的建模和性能分析

近年来，以太网在自动化行业得到了广泛应用，对其MAC层采用的CSMA／CD协议进行性能评价已成为必须。本文基于确定与随机Petri网(DSPN)对CSMA／CD进行了模型抽象，并且利用软件DSPNexpress-NG对该模型进行性能分析，所得结论对以太网组网有较好的参考价值。     

一个1.2 V用于超宽带收发器的低抖动锁相环

设计了一款应用于超宽带无线收发器中的低抖动、低功耗、多相位输出、输出频率为528MHz和132 MHz的锁相环,包括了高频特性好的鉴频鉴相器、低电压抗抖动的电荷泵、经典的低电压对称负载差分延迟单元以及duty-buffer的双转单电路等.设计采用SMIC 0.13μm CMOS工艺,电源电压1.2 V.对电路进行了电路级仿真和系统级稳定性分析,并完成了版图设计和后仿.根据后仿结果,在TT@75℃、振荡频率为528 MHz情况下,周期抖动的p2p值为1 ps,功耗仅为4 mW.     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.