GALILEO/GPS中频接收的同步性能研究

本文针对GALILEO/GPS中频接收机同步跟踪性能问题进行研究。主要进行GPS扩频信号和GALILEO BOC(m,n)信号的自相关函数峰值的比较,GPS/GALILEO接收机码跟踪、载波跟踪的速率精度的比较,其中码跟踪采取了延迟锁相环(DLL),载波跟踪采用costas锁相环。从仿真的结果可以看出,扩频码自相关函数具有单峰值,而BOS(m,n)信号自相关函数具有多峰值的特点,GALILEO接收机具有锁相速度快、精度高的特点。     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．     

用有限状态机设计数控振荡器

用VHDL有限状态机设计了一种用于数字锁相环的数控振荡器,详细分析了解决相位调整和消除“毛刺”的方法,对设计实现过程中应注意的相关问题也作了具体讨论;测试和实际应用表明其性能稳定可靠。     

一种快速锁定数控锁相环

提出了一种快速锁定数控锁相环结构.该锁相环具有频率捕获模式和相位捕获模式2种工作模式.在频率捕获模式,通过提出的一种新的算法,可以迅速缩小参考时钟和反馈时钟之间的频率差.在相位捕获模式,数控锁相环能够达到更精确的相位锁定.为了验证提出的数控锁相环结构和算法,该数控锁相环电路采用SMIC0.18μm logic1P6M CMOS工艺实现,面积为0.2mm2,频率范围为48~416MHz.实测结果表明,数控锁相环只需要2个参考时钟周期就锁定在376MHz.数控锁相环锁定后功耗为11.394mW,峰峰值抖动为92ps,周期抖动为14.49ps.     

基于总线以太网的控制协议改进

为了解决实时控制网络应用中的通讯实时性和确定性问题,提出在总线以太网上实现一种CSMA/CD-Master/Slave切换混合协议,并在其上构建UDP/IP协议,同时对该混合协议的实时性和可靠性进行计算机仿真分析.在实时控制网络应用中,当网络轻载时,采用CSMA/CD访问控制方式;当网络重载时,自动切换到Master/Slave方式,实现自动调节达到对介质的有限争用.仿真表明CSMA/CD-Master/Slave切换混合协议的应用能够提高通讯实时性和可靠性,可以保证控制网络的稳定性和实效性.     

HCV感染通过Erk信号的激活上调PTTG1的表达

 为探讨丙型肝炎病毒(HCV)感染导致肝细胞癌发生的分子机制,利用前期研究建立的体外HCV细胞培养体系,将HCV JFH-1 RNA转染CD81-Huh7细胞,确定能够获得感染性HCV后,收集HCV转染后10,50,100和150d的细胞,采用Real time PCR及Western Blot法检测不同时间点细胞内垂体瘤转化基因1(PTTG1)基因和蛋白水平的表达情况,同时检测总MAPK/Erk1/2,磷酸化Erk1/2(p-Erk1/2)蛋白的表达。随后,用干扰素抑制HCV的感染,再检测PTTG1及MAPK/Erk1/2的表达情况,以及用MAPK/Erk抑制剂(PD98059)阻断MAPK/Erk 1/2的磷酸化后,检测PTTG1的表达情况。结果显示,HCV转染的细胞与未转染细胞比较,PTTG1的mRNA和蛋白表达均显著增加,p-Erk1/2蛋白显著升高(P＜0.05);抑制HCV感染显著降低PTTG1的表达和MAPK/Erk1/2的磷酸化(P＜0.05);MAPK/Erk1/2抑制剂显著降低了PTTG1基因和蛋白的表达(P＜0.05)。体外HCV感染可以导致MAPK/Erk信号通路的磷酸化,进一步导致原癌基因PTTG1的表达增加,这可能是慢性HCV感染导致HCV相关性肝细胞癌发生的分子机制之一。     

DNA的CD谱和ORD谱的变换

本文介绍了用ＫｒｏｎｉｇＫｒａｍｅｒｓ变换公式将ＤＮＡ的ＣＤ谱变换成ＯＲＤ谱的方法，并将实验结果作了变换计算     

基于ΣΔ调制的频率合成器及其性能

ΣΔ模数变换器使用内部１位量化器就能提供较高分辨率的输出。将ΣΔ调制技术应用于频率合成器中，能较好地提高频率合成器的频率覆盖范围、相位噪声及频率分辨率。定量地分析了ΣΔ调制频率合成器的性能，给出了实现方法。     

重载下CSMA/CD总线性能分析

本文基于分时间片非坚持型CSMA/CD协议,提出了一种新的适合于重负载下评价CSMA/CD总线性能的数学模型.该模型合理地考虑了重载下各种新现象及影响总线性能的诸因素.实验研究结果表明,本文提出的模型较以前的评价模型更接近于实际系统.     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．