顶层进位级联CLA的算法与设计规则

提出了一种新型加法器结构——顶层进位级联超前进位加法器,该结构将超前进位加法器(CLA)底层进位改为顶层超前进位单元进位．给出了顶层进位级联超前进位加法器延迟时间公式．推导出该结构模块延迟时间公式、最大级联数Km(max)、最优分组方案等重要结果,并归纳出优化设计规则．     

基于LabVIEW的串行进位加法器演示课件设计

计算机组成原理课程中,加法器是讲解ALU部分的重点,理解加法器的工作原理对学生理解CPU加、减、乘、除运算非常关键,而学生往往对该部分内容一知半解,本文根据平时教学的实际情况,设计了一个串行进位加法器演示课件,以帮助学生理解ALU的工作原理。     

Feigenbaum映射的吸引子

介绍了一类p阶Feigenbaum映射f及其特征集C(f)的概念,通过证明限制映射f︱C(f)与p进位系统拓扑共轭,指出f︱C(f)是极小的,唯一遍历的且具有零拓扑熵.对于一类2阶Feigenbaum映射证明其特征集就是2进位吸引子.     

p-进位系统的一类集值映射

考虑p 进位系统及其诱导的超空间映射的一些动力学性质, 根据底空间系统与超空间系统的关系证明了p 进位系统诱导的一类集值映射是连续的且等距的, 并证明了这类集值映射的拓扑熵为0并且不是Li Yorke混沌的.     

N元进位反馈移位寄存器序列的密码学性质

以N元进位反馈移位寄存器(N-FCSR)序列及N-adic数和分母为奇素数的有理数之间的联系为背景,讨论了N-FCSR序列的密码学性质,证明了以N元进位反馈移位寄存器序列为周期序列的新的充分必要条件,并对N-FCSR序列进行按位与运算或带进位相加生成的新的序列的密码学性质进行了分析.     

高阶∑△ADC的抽取滤波器的设计

通过优化和改进梳状滤波器结构,采用FIR补偿滤波器以补偿通带衰减,并合理安排硬件电路以节省面积,设计了一种高速、低功耗高阶∑△ADC中的抽取滤波器.应用Matlab进行电路仿真,该滤波器阻带衰减为-65 dB,通带纹波为±0.05 dB,过渡带为0.454fs～0.583fs.经过VerilogXL和系统验证,该滤波器完全满足∑△ADC的系统要求.     

基于流水线的复数阵列加法器的设计与实现

复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积。通过分析复数加法的运算过程,将计算过程流水化,对各加法器进行有效的复用,设计了一个阵列加法器的电路结构实现其功能,并将其用Verilog硬件设计语言描述后,在Modelsim6.0中完成了功能验证,在SyplifyPro7.0中完成了电路综合,并采用ISE7.1完成了布局布线。功能验证、电路综合及布局布线的结果表明设计正确,实现了复数加法运算,时序性能好,耗用资源少。     

超前进位加法器优化设计的结构参数约束

在超前进位加法器基本单元电路及其组合方案优化设计的基础上，将微电子工艺水平制约下的速度、面积、功耗约束经分析归纳转化为超前进位加法器全面优化的结构参数约束，推导出了组位数ljm模块层数Mj与门电路最大扇入Nfanin（max）、扇出Nfanout（max）的约束公式．公式给出了超前进位加法器结构参数（ljm、Mj）在优化设计中的约束，为超前进位加法器的优化设计规则奠定了基础．     

小学数学奥赛试题解三评析与联想

指出了小学数学奥林匹克竞赛(全国联赛)试题解的错误,提出了更直接更能反映奥赛宗旨的新思想、新方法,充实了思路不同、方法相异的相关问题。     

多位快速加法器的设计

加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。